隨著晶體管不斷縮小特征尺寸，集成電路的性能得以持續(xù)提升。然而在超小器件尺寸下，硅材料的物理極限導(dǎo)致了功耗的大幅提升，難以進(jìn)一步持續(xù)減小晶體管的特征尺寸。

通過引入層狀半導(dǎo)體，并依據(jù)其特性設(shè)計(jì)新型層狀晶體管結(jié)構(gòu)，發(fā)現(xiàn)可以通過單個(gè)晶體管實(shí)現(xiàn)邏輯門（與門、或門），而同樣的邏輯門在傳統(tǒng)結(jié)構(gòu)中則需要兩個(gè)晶體管。

這一新型晶體管結(jié)構(gòu)極大的提高了晶體管的面積利用率，可以促進(jìn)晶體管的特征尺寸持續(xù)縮小。

讓一個(gè)人干兩個(gè)人的活，所有的事在一個(gè)辦公室里處理完成，這樣是不是大大提升了效率，節(jié)省了成本？這種思路放在集成電路中也是一樣的。

目前，集成電路已越來越緊密地和現(xiàn)代社會(huì)的生產(chǎn)生活聯(lián)系在一起，但是，隨著晶體管物理尺寸的不斷微縮，短溝道效應(yīng)等負(fù)面效應(yīng)使得漏電流不可避免，功耗大、集成度提高困難、不確定性增加，限制了集成電路的發(fā)展。

針對這些問題，復(fù)旦大學(xué)微電子學(xué)院教授周鵬、張衛(wèi)、曾曉洋攜團(tuán)隊(duì)與計(jì)算機(jī)學(xué)院教授姜育剛展開合作，發(fā)現(xiàn)了新材料在集成電路中的更優(yōu)應(yīng)用方案，解決了如何用新材料、新原理和新架構(gòu)繼續(xù)延展摩爾定律的難題，實(shí)現(xiàn)了電路邏輯結(jié)構(gòu)從無到有的原始創(chuàng)新。

5月27日正值復(fù)旦大學(xué)114周年校慶日，相關(guān)成果以《小尺寸晶體管架構(gòu)在可光控邏輯和原位存儲(chǔ)器中的應(yīng)用》（“Small footprint transistor architecture for photo-switching logic and in-situ memory”）為題在線發(fā)表于《自然·納米技術(shù)》（Nature Nanotechnology）。

單晶體管邏輯結(jié)構(gòu)示意圖

“一個(gè)人干兩人活”，提供“光控開關(guān)”切換選項(xiàng)

“我們這項(xiàng)研究工作的核心內(nèi)容是利用原子晶體硫化鉬做出了新結(jié)構(gòu)晶體管。在此基礎(chǔ)上，團(tuán)隊(duì)發(fā)明了單晶體管邏輯結(jié)構(gòu)的新原理。新原理、新結(jié)構(gòu)對原子晶體材料具有普適性。”周鵬解釋道。

據(jù)介紹，研究團(tuán)隊(duì)采用與硅工藝兼容的雙柵作為邏輯輸入端，通過對創(chuàng)新引入的雙導(dǎo)電通道加以獨(dú)立控制，在單晶體管上實(shí)現(xiàn)了邏輯運(yùn)算的“與”和“或”。

“與”和“或”是構(gòu)成計(jì)算系統(tǒng)的最基本邏輯單元。

相比需要通過兩個(gè)獨(dú)立晶體管才能實(shí)現(xiàn)邏輯功能的傳統(tǒng)體材料體系，該研究工作在邏輯門水平上縮小了50%的面積，有效降低了成本?！霸刃枰獌蓚€(gè)獨(dú)立的晶體管才能實(shí)現(xiàn)邏輯功能，現(xiàn)在只需要一個(gè)晶體管，相當(dāng)于一個(gè)人干兩個(gè)人的活，這是研究工作的變革性之一。”周鵬補(bǔ)充。

同時(shí)研究中還發(fā)現(xiàn)了可層數(shù)調(diào)控的晶體管邏輯特性，并提供光切換邏輯功能的選項(xiàng)。周鵬解釋，“簡單來說，可光控邏輯相當(dāng)于我們給邏輯做了一個(gè)光控開關(guān)，比如說有光照射時(shí)可能是‘或’邏輯，那么我們撤掉光線的話它就會(huì)切換成‘與’邏輯。當(dāng)然反過來也是可以的?！?/p>

研究證明，該邏輯結(jié)構(gòu)對原子晶體材料具有通用性，不僅適用于研究中已經(jīng)驗(yàn)證的硫化鉬，其它具有原子晶體屬性的材料均可利用此架構(gòu)實(shí)現(xiàn)可調(diào)控的邏輯功能。

通過進(jìn)一步研究，發(fā)現(xiàn)該層狀晶體管不但可以實(shí)現(xiàn)單一的邏輯門，而且可以通過外界的光照條件和溝道材料的厚度調(diào)控邏輯門的種類。

現(xiàn)有的實(shí)驗(yàn)數(shù)據(jù)已經(jīng)證明了，硫化鉬溝道的厚度在大于4nm時(shí)，晶體管具備“或門”特性，而當(dāng)溝道厚度減小到4nm以下時(shí)，可以通過光照條件在“與”門和“或”門之間自由切換。

這表明層狀晶體管結(jié)構(gòu)除了在面積利用率上有較大優(yōu)勢外，還具備更為豐富可控的特性。

“房間”合二為一，存算一體突破現(xiàn)有架構(gòu)限制

新的邏輯架構(gòu)可以通過器件級(jí)存算一體路徑破解數(shù)據(jù)傳輸阻塞瓶頸問題，突破了現(xiàn)有邏輯系統(tǒng)中馮諾依曼架構(gòu)的限制。

對存算一體、原位存儲(chǔ)，周鵬打了個(gè)比方，“原先我們計(jì)算和存儲(chǔ)數(shù)據(jù)需要兩個(gè)房間跑，而現(xiàn)在所有數(shù)據(jù)的計(jì)算和存儲(chǔ)都在同一個(gè)房間解決。”

在馮·諾依曼架構(gòu)下，計(jì)算和存儲(chǔ)是相互分離的?！熬秃帽任覀儸F(xiàn)在有兩個(gè)房間，房間A專門用來計(jì)算數(shù)據(jù)，房間B用來存儲(chǔ)數(shù)據(jù)，數(shù)據(jù)在經(jīng)過計(jì)算之后要通過電子借由導(dǎo)線從房間A傳輸?shù)椒块gB，這條導(dǎo)線就相當(dāng)于連接兩個(gè)房間的走廊?！敝荠i解釋道。隨著技術(shù)的發(fā)展，數(shù)據(jù)的計(jì)算速度越來越快，與此同時(shí)存儲(chǔ)速度和傳輸速度卻未能得到同步提升。馮諾依曼架構(gòu)的限制就主要體現(xiàn)在計(jì)算速度、存儲(chǔ)速度和傳輸速度的不相匹配。

“我們假設(shè)，房間A已經(jīng)打包了100份數(shù)據(jù)，卻只有幾十份數(shù)據(jù)能被即時(shí)傳輸出去；又或是房間A已經(jīng)打包完100份，房間B才剛剛開始存儲(chǔ)接收到的前幾十份數(shù)據(jù)，這兩種情況都會(huì)對數(shù)據(jù)的處理帶來很大限制?！敝荠i補(bǔ)充。

存算一體、原位存儲(chǔ)的物理架構(gòu)突破了馮諾依曼架構(gòu)的限制。在這一架構(gòu)中，只需要“一個(gè)房間”就可實(shí)現(xiàn)計(jì)算和存儲(chǔ)的功能。“房間”內(nèi)分層工作，第一層負(fù)責(zé)計(jì)算，第二層負(fù)責(zé)存儲(chǔ)，兩個(gè)表層在垂直空間上形成堆疊。周鵬打比方：“就像兩張紙摞在一起，它們在空間上是堆疊著的，數(shù)據(jù)的計(jì)算和存儲(chǔ)只是在原地被相對抬高了一些而已?！庇?jì)算層的溝道電流可以影響到存儲(chǔ)層，從而擺脫傳輸環(huán)節(jié)，實(shí)現(xiàn)原位存儲(chǔ)。

充分利用新材料特性，獨(dú)辟蹊徑繼續(xù)延展摩爾定律

使用鋼鐵制造輪船、使用硅晶體制造芯片，人類在漫長歷史中使用材料的本征屬性來改造自然界。但周鵬發(fā)現(xiàn)，迄今的原子晶體電子器件研究工作仍然是用新材料模仿舊架構(gòu)，無法真正發(fā)揮其優(yōu)異的物理本質(zhì)特性。

為走出窠臼，在著手該項(xiàng)研究的過程中，從材料本質(zhì)優(yōu)勢出發(fā)設(shè)計(jì)新器件成為了團(tuán)隊(duì)的重要出發(fā)點(diǎn)。最終，正是超薄、表面無懸掛鍵等硫化鉬特性的充分發(fā)揮，幫助其另辟蹊徑地實(shí)現(xiàn)了集成電路邏輯結(jié)構(gòu)上的革新，開拓了二維材料集成電路應(yīng)用的新世界。

據(jù)周鵬介紹，團(tuán)隊(duì)對該工作的研究興趣源自于目前國家發(fā)展對集成電路的重大需求，以及學(xué)界業(yè)界對延展摩爾定律（英特爾聯(lián)合創(chuàng)始人戈登·摩爾曾提出集成電路上可容納的元器件的數(shù)量每隔18至24個(gè)月就會(huì)增加一倍，性能也將提升一倍）、降低集成電路成本的嘗試。單晶體管邏輯結(jié)構(gòu)如果得以繼續(xù)推進(jìn)、應(yīng)用于規(guī)?；a(chǎn)，將推動(dòng)集成電路往更輕、更快、更小、功耗更低的方向發(fā)展，促進(jìn)集成電路產(chǎn)業(yè)的發(fā)展?！暗侥菚r(shí)，人們使用的手機(jī)、電腦等設(shè)備可能將更輕便、待機(jī)時(shí)間更長?！敝荠i十分看好這一研究成果的發(fā)展前景，他表示，團(tuán)隊(duì)未來將探討如何進(jìn)一步突破馮諾依曼架構(gòu)的限制。

復(fù)旦大學(xué)專用集成電路與系統(tǒng)國家重點(diǎn)實(shí)驗(yàn)室是研究工作的唯一單位。復(fù)旦大學(xué)微電子學(xué)院博士生劉春森及指導(dǎo)教師周鵬教授為共同第一作者，復(fù)旦大學(xué)微電子學(xué)院教授張衛(wèi)和周鵬為通訊作者。研究工作得到國家自然科學(xué)基金委優(yōu)秀青年項(xiàng)目和“集成電路3-5納米節(jié)點(diǎn)器件基礎(chǔ)問題研究”應(yīng)急管理項(xiàng)目資助。