防止電路閂鎖的建議

1、如果由于上電排序而發(fā)生閂鎖，可以利用二極管與VDD串聯(lián)如果任何時(shí)候器件的數(shù)字輸入或輸出都超過(guò)VDD，可以在VDD串聯(lián)二極管（如下圖使用1N914）來(lái)阻止SCR觸發(fā)和隨后的閂鎖產(chǎn)生。這是因?yàn)槎O管能夠防止寄生橫向PNP晶體管的基極電流從VDD引腳流出，從而防止SCR觸發(fā)。

2、將肖特基二極管添加到DGND（數(shù)字地）可防止電壓不足如果器件的數(shù)字輸入和輸出隨時(shí)低于DGND，則可以從這些輸入或輸出連接到DGND的肖特基二極管將有效地將負(fù)偏移鉗位在-0.3V至-0.4V之間。這可以防止寄生NPN晶體管的發(fā)射極與基極結(jié)導(dǎo)通，并且還可以防止SCR觸發(fā)。

3、在DGND和AGND（模擬地）之間連接肖特基二極管如果DGND電位偶爾會(huì)超過(guò)AGND0.3V或更多，則可以在器件兩個(gè)引腳之間放置肖特基二極管來(lái)將阻止相關(guān)寄生NPN晶體管的導(dǎo)通。這提供了額外的防止閂鎖的保護(hù)。此外，與前面提到的反向并聯(lián)連接的額外二極管可以在另一個(gè)方向上將DGND限制到AGND，這大大減少了數(shù)字噪聲被注入器件的可能性。

閂鎖效應(yīng)介紹

閂鎖效應(yīng)是CMOS工藝所特有的寄生效應(yīng)，嚴(yán)重會(huì)導(dǎo)致電路的失效，甚至燒毀芯片。閂鎖效應(yīng)是由NMOS的有源區(qū)、P襯底、N阱、PMOS的有源區(qū)構(gòu)成的n-p-n-p結(jié)構(gòu)產(chǎn)生的，當(dāng)其中一個(gè)三極管正偏時(shí)，就會(huì)構(gòu)成正反饋形成閂鎖。避免閂鎖的方法就是要減小襯底和N阱的寄生電阻，使寄生的三極管不會(huì)處于正偏狀態(tài)。 靜電是一種看不見(jiàn)的破壞力，會(huì)對(duì)電子元器件產(chǎn)生影響。ESD 和相關(guān)的電壓瞬變都會(huì)引起閂鎖效應(yīng)（latch-up），是半導(dǎo)體器件失效的主要原因之一。

如果有一個(gè)強(qiáng)電場(chǎng)施加在器件結(jié)構(gòu)中的氧化物薄膜上，則該氧化物薄膜就會(huì)因介質(zhì)擊穿而損壞。很細(xì)的金屬化跡線會(huì)由于大電流而損壞，并會(huì)由于浪涌電流造成的過(guò)熱而形成開(kāi)路。這就是所謂的“閂鎖效應(yīng)”。在閂鎖情況下，器件在電源與地之間形成短路，造成大電流、EOS（電過(guò)載）和器件損壞。