All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (NASDAQ: XLNX) 宣布，其面向OpenCL、C和C++ 的SDAccel 開發(fā)環(huán)境現(xiàn)已順利通過 Khronos OpenCL 1.0標準一致性測試。

OpenCL標準為軟件開發(fā)人員提供了一個統(tǒng)一的編程環(huán)境，使其能夠編寫高效且可移植的代碼，從而能夠在賽靈思FPGA上輕松加速各種算法。作為賽靈思SDx系列的最新成員，SDAccel包含一個面向OpenCL、C和C++語言的架構(gòu)最優(yōu)化編譯器，且實踐證明SDAccel相對于CPU或GPU將單位功耗性能提高達25倍，性能和資源利用率更是其他FPGA解決方案的3倍。

SDAccel開發(fā)環(huán)境結(jié)合了業(yè)界首款支持OpenCL、C和C++的架構(gòu)最優(yōu)化編譯器與多種庫、開發(fā)板，更為FPGA帶來完全類似CPU/GPU的開發(fā)和運行時間體驗。

Khronos 組織總裁兼OpenCL工作組主席Neil Trevett 表示：“看到賽靈思對于異構(gòu)系統(tǒng)并行編程OpenCL標準的支持，我們非常興奮。FPGA天然適用于計算密集型算法，在這類算法中，高吞吐量、低時延和低功耗是滿足系統(tǒng)要求的關(guān)鍵?，F(xiàn)在整個OpenCL設(shè)計群體都能夠毫無障礙地獲益于賽靈思FPGA所帶來的優(yōu)勢?！?/p>

您可能不知道的一些SDAccel的事情：

中國最大的搜索引擎提供商百度現(xiàn)已轉(zhuǎn)用深度神經(jīng)網(wǎng)絡(luò)（DNN）處理技術(shù)來解決語音識別、圖像搜索以及自然語言處理中存在的各種問題。公司迅速決策到當在線預(yù)測使用神經(jīng)反向傳播算法時，F(xiàn)PGA 解決方案遠比 CPU 和 GPU 更容易進行擴展。百度開發(fā)的 400Gflop 軟件定義加速器，其所用的賽靈思 Kintex-7 480t-2l PCI Express FPGA開發(fā)板可以插入到任何類型的 1U 或 2U 服務(wù)器中。在不同工作負載下，百度發(fā)現(xiàn)Kintex 7 FPGA 開發(fā)板的性能均比 GPU 高出 4 倍，比 CPU 則高出 9 倍，同時在實際生產(chǎn)系統(tǒng)中功耗僅為 10-20W。百度指出應(yīng)用 FPGA 解決方案的一大壁壘就是開發(fā)時間長，百度建議利用 Xilinx SDAccel 環(huán)境提供的相應(yīng)軟件工具來解決這個問題。

板級超級計算機專家Convey Computer將 x86 CPU 與賽靈思 FPGA 完美結(jié)合，設(shè)計了一款可幫助數(shù)據(jù)中心服務(wù)器進行內(nèi)容高速緩存的 Wolverine 加速卡。Convey 與戴爾的數(shù)據(jù)中心解決方案（DCS）業(yè)務(wù)部通力合作推出了一款圖像縮放解決方案（在社交媒體和圖片存儲網(wǎng)絡(luò)中非常需要）。該解決方案采用兩個 Virtex7 開發(fā)板，相對僅采用 CPU 的同等系統(tǒng)而言，縮放速度可提高 35 到 40 倍。此外，Convey-Dell 解決方案之所以得到廣泛使用，關(guān)鍵還是能夠利用更高級的語言定制 FPGA 加速器。

大型數(shù)據(jù)中心需要令人信服的 FPGA 實用功能，微軟的案例就是一個有力的證明。在2014 年年初，微軟啟動了一項計劃 —使用 FPGA 加速 Bing 搜索排名。微軟公司服務(wù)器工程副總裁 Kushadra Vaid 最近在 Linley 處理器大會上的一次主題演講中展示了使用 1632 臺帶 PCIe FPGA 加速卡的服務(wù)器試生產(chǎn)結(jié)果。相對于未加速的服務(wù)器，微軟實現(xiàn)方案的吞吐量提高了 2 倍，而時延和成本分別降低了 29% 和 30%。盡管 Vaid 展示了 ASIC 可以提供極高的效率，但他表示他們根本無法趕上快速變化的需求。一直阻礙 FPGA 在這些數(shù)據(jù)中心應(yīng)用中更廣泛使用的原因就是缺乏一款高效優(yōu)化的編譯器和相關(guān)開發(fā)環(huán)境，以滿足數(shù)十年在面向通用 CPU 和 GPU 架構(gòu)的編譯器上工作的需求。

賽靈思從事特定領(lǐng)域規(guī)范環(huán)境的開發(fā)工作將近十年了。數(shù)據(jù)中心管理人員和服務(wù)器/交換機 OEM 廠商對數(shù)據(jù)中心性能的關(guān)注有助于推動向統(tǒng)一環(huán)境縱深發(fā)展，從而在數(shù)據(jù)中心應(yīng)用中實現(xiàn)設(shè)計優(yōu)化。因此，用于加速的軟件定義開發(fā)環(huán)境 SDAccel 應(yīng)運而生。

這款編譯器不僅可完成用戶在任何本地 OpenCL 編譯器上所能實現(xiàn)的基本功能，如循環(huán)合并、扁平化以及展開等，而且還能執(zhí)行一些更高級的優(yōu)化工作，如內(nèi)存使用、數(shù)據(jù)流、循環(huán)流水線等選項。這些優(yōu)化讓客戶依賴編譯器將 C、C++ 或 OpenCL 直接高效導(dǎo)入到 FPGA 硬件中。