一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      OpenFPGA

      文章：338 被閱讀：111.6w 粉絲數(shù)：70 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：19

      廣告

      每次Vivado編譯的結(jié)果都一樣嗎

      很多FPGA工程師都有這種困惑，Vivado每次編譯的結(jié)果都一樣嗎？ 在AMD官網(wǎng)上，有這樣一個(gè)帖子....
      的頭像 OpenFPGA 發(fā)表于 11-11 11:23 ?996次閱讀
      每次Vivado編譯的結(jié)果都一樣嗎

      RISC-V發(fā)展及FPGA廠商為什么選擇RISC-V

      Microsemi 于 2017 年開始在其 FPGA 中提供 RISC-V 軟核，Lattice ....
      的頭像 OpenFPGA 發(fā)表于 11-11 10:24 ?1229次閱讀
      RISC-V發(fā)展及FPGA廠商為什么選擇RISC-V

      使用PYNQ訓(xùn)練和實(shí)現(xiàn)BNN

      使用 PYNQ 可以輕松在 FPGA 上實(shí)現(xiàn)加速 AI/ML，而無需編寫一行 HDL！讓我們看看如何....
      的頭像 OpenFPGA 發(fā)表于 08-05 17:15 ?899次閱讀
      使用PYNQ訓(xùn)練和實(shí)現(xiàn)BNN

      用python寫驗(yàn)證環(huán)境cocotb

      本文介紹了cocotb的安裝、python tb文件的寫法、用xrun仿真cocotb的腳本等，我們....
      的頭像 OpenFPGA 發(fā)表于 07-24 09:38 ?877次閱讀
      用python寫驗(yàn)證環(huán)境cocotb

      FPGA和ASIC有什么不同之處

      FPGA是“可重構(gòu)邏輯”器件。先制造的芯片，再次設(shè)計(jì)時(shí)“重新配置”。
      的頭像 OpenFPGA 發(fā)表于 07-24 09:32 ?1298次閱讀
      FPGA和ASIC有什么不同之處

      分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò)

      今天我們分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò)，側(cè)重應(yīng)用。
      的頭像 OpenFPGA 發(fā)表于 07-24 09:30 ?1639次閱讀
      分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò)

      一文了解FPGA比特流的內(nèi)部結(jié)構(gòu)

      比特流是一個(gè)常用詞匯，用于描述包含F(xiàn)PGA完整內(nèi)部配置狀態(tài)的文件，包括布線、邏輯資源和IO設(shè)置。大多....
      的頭像 OpenFPGA 發(fā)表于 07-16 18:02 ?13864次閱讀
      一文了解FPGA比特流的內(nèi)部結(jié)構(gòu)

      一種在HLS中插入HDL代碼的方式

      很多人都比較反感用C/C++開發(fā)（HLS）FPGA，大家第一拒絕的理由就是耗費(fèi)資源太多。但是HLS也....
      的頭像 OpenFPGA 發(fā)表于 07-16 18:01 ?1277次閱讀
      一種在HLS中插入HDL代碼的方式

      在不重新安裝Vivado的情況下，是否能夠安裝線纜驅(qū)動(dòng)器？

      如果 Xilinx USB/Digilent 線纜驅(qū)動(dòng)器在安裝 Vivado 設(shè)計(jì)套件時(shí)還沒有安裝，....
      的頭像 OpenFPGA 發(fā)表于 05-16 11:21 ?933次閱讀

      使用Python提取ILA數(shù)據(jù)的流程

      ILA應(yīng)該是調(diào)試AMD-Xilinx FPGA最常用的IP。
      的頭像 OpenFPGA 發(fā)表于 05-01 10:43 ?1166次閱讀
      使用Python提取ILA數(shù)據(jù)的流程

      優(yōu)秀的Verilog/FPGA開源項(xiàng)目-浮點(diǎn)運(yùn)算器（FPU）介紹

      浮點(diǎn)運(yùn)算器（英文：floating point unit，簡稱FPU）是計(jì)算機(jī)系統(tǒng)的一部分，它是專門....
      的頭像 OpenFPGA 發(fā)表于 04-26 11:27 ?4914次閱讀
      優(yōu)秀的Verilog/FPGA開源項(xiàng)目-浮點(diǎn)運(yùn)算器（FPU）介紹

      如何利用Tcl腳本在Manage IP方式下實(shí)現(xiàn)對IP的高效管理

      在Vivado下，有兩種方式管理IP。一種是創(chuàng)建FPGA工程之后，在當(dāng)前工程中選中IP Catalo....
      的頭像 OpenFPGA 發(fā)表于 04-22 12:22 ?1153次閱讀
      如何利用Tcl腳本在Manage IP方式下實(shí)現(xiàn)對IP的高效管理

      基于門控線性網(wǎng)絡(luò)（GLN）的高壓縮比無損醫(yī)學(xué)圖像壓縮算法

      實(shí)現(xiàn)基于門控線性網(wǎng)絡(luò)（GLN）的高壓縮比無損醫(yī)學(xué)圖像壓縮算法，以提高醫(yī)學(xué)圖像存儲和分發(fā)系統(tǒng)的效率。與....
      的頭像 OpenFPGA 發(fā)表于 04-08 10:29 ?911次閱讀
      基于門控線性網(wǎng)絡(luò)（GLN）的高壓縮比無損醫(yī)學(xué)圖像壓縮算法

      請問如何FPGA上使用SVM進(jìn)行圖像處理呢？

      面部識別是一個(gè)經(jīng)常討論的計(jì)算機(jī)科學(xué)話題，并且由于計(jì)算機(jī)處理能力的指數(shù)級增長而成為人們高度關(guān)注的話題。
      的頭像 OpenFPGA 發(fā)表于 03-18 11:28 ?1641次閱讀
      請問如何FPGA上使用SVM進(jìn)行圖像處理呢？

      基于CNN的圖像超分辨率示例

      考慮單個(gè)低分辨率圖像，首先使用雙三次插值將其放大到所需的大小，這是執(zhí)行的唯一預(yù)處理。將插值圖像表示為....
      的頭像 OpenFPGA 發(fā)表于 03-11 11:40 ?1011次閱讀
      基于CNN的圖像超分辨率示例

      5分鐘內(nèi)將Raspberry Pi Pico變成簡單的示波器+波形發(fā)生器

      5 分鐘內(nèi)將 Raspberry Pi Pico（或任何 RP2040 板）變成簡單的示波器+波形發(fā)....
      的頭像 OpenFPGA 發(fā)表于 03-04 09:14 ?2753次閱讀
      5分鐘內(nèi)將Raspberry Pi Pico變成簡單的示波器+波形發(fā)生器

      在FPGA上為FPGA設(shè)計(jì)PCB的步驟詳解

      在 FPGA(Zynq? UltraScale+? MPSoC) 上的 Ubuntu 22.04 桌....
      的頭像 OpenFPGA 發(fā)表于 02-26 09:04 ?2275次閱讀
      在FPGA上為FPGA設(shè)計(jì)PCB的步驟詳解

      談?wù)凢PGA工程師如何做ISP 可見光ISP相關(guān)知識分類

      ISP的功能可以簡單概括為使后端能正確識別“真實(shí)的”世界。
      的頭像 OpenFPGA 發(fā)表于 02-20 09:11 ?1317次閱讀
      談?wù)凢PGA工程師如何做ISP 可見光ISP相關(guān)知識分類

      FPGA通過UDP以太網(wǎng)傳輸JPEG壓縮圖片

      在 FPGA 上實(shí)現(xiàn)了 JPEG 壓縮和 UDP 以太網(wǎng)傳輸。從攝像機(jī)的輸入中獲取單個(gè)灰度幀，使用 ....
      的頭像 OpenFPGA 發(fā)表于 01-26 09:30 ?1226次閱讀
      FPGA通過UDP以太網(wǎng)傳輸JPEG壓縮圖片

      如何用FPGA加速神經(jīng)網(wǎng)絡(luò)

      到底純FPGA適不適合這種大型神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)？這個(gè)問題其實(shí)我們不適合回答，但是FPGA廠商是的實(shí)際操....
      的頭像 OpenFPGA 發(fā)表于 01-24 09:51 ?1219次閱讀
      如何用FPGA加速神經(jīng)網(wǎng)絡(luò)

      如何知道一個(gè)板卡上所能運(yùn)行的最大時(shí)鐘頻率

      比如我的芯片是KCU115，但是搜索出來的沒有這個(gè)芯片的資料，我應(yīng)該怎么獲取它的手冊呢？
      的頭像 OpenFPGA 發(fā)表于 01-24 09:50 ?650次閱讀
      如何知道一個(gè)板卡上所能運(yùn)行的最大時(shí)鐘頻率

      如何從SD卡讀取音頻文件并將其輸出到揚(yáng)聲器上？

      在上一篇教程中，創(chuàng)建了一個(gè) I2S 發(fā)送器用來發(fā)送來從FPGA內(nèi)部 ROM 的音頻數(shù)據(jù)。下一步，我們....
      的頭像 OpenFPGA 發(fā)表于 01-22 09:23 ?2339次閱讀
      如何從SD卡讀取音頻文件并將其輸出到揚(yáng)聲器上？

      使用FPGA播放音頻文件

      Inter-IC Sound Interface（簡稱I2S）是由飛利浦公司開發(fā)，用于通過不同IC之....
      的頭像 OpenFPGA 發(fā)表于 01-17 09:26 ?1322次閱讀
      使用FPGA播放音頻文件

      關(guān)于FPGA的開源項(xiàng)目介紹

      Hello，大家好，之前給大家分享了大約一百多個(gè)關(guān)于FPGA的開源項(xiàng)目，涉及PCIe、網(wǎng)絡(luò)、RISC....
      的頭像 OpenFPGA 發(fā)表于 01-10 10:54 ?1847次閱讀
      關(guān)于FPGA的開源項(xiàng)目介紹

      基于FPGA的輕量級CAN總線控制器

      ISO11898 定義了通信速率為 125 kbps～1 Mbps 的高速 CAN 通信標(biāo)準(zhǔn)，屬于閉....
      的頭像 OpenFPGA 發(fā)表于 01-05 09:42 ?2627次閱讀
      基于FPGA的輕量級CAN總線控制器

      CAN總線的特點(diǎn)和FPGA實(shí)現(xiàn)

      我們根據(jù)can總線具有的一些特性可知：CAN總線肯定具有分層結(jié)構(gòu)，而且參考OSI模型（OSI參考模型....
      的頭像 OpenFPGA 發(fā)表于 01-05 09:40 ?1193次閱讀
      CAN總線的特點(diǎn)和FPGA實(shí)現(xiàn)

      基于FPGA DIY一個(gè)NES游戲機(jī)

      后來隨著電腦和手機(jī)的普及，童年記憶里的老物件，也因?yàn)橥．a(chǎn)而逐漸遠(yuǎn)去。
      的頭像 OpenFPGA 發(fā)表于 12-27 09:27 ?1368次閱讀
      基于FPGA DIY一個(gè)NES游戲機(jī)

      怎樣減少路徑上的LUT個(gè)數(shù)使速度更快呢？

      對FPGA設(shè)計(jì)而言如果想速度更快則應(yīng)當(dāng)努力減少路徑上LUT的個(gè)數(shù)，而不是邏輯級數(shù)。
      的頭像 OpenFPGA 發(fā)表于 12-27 09:03 ?976次閱讀
      怎樣減少路徑上的LUT個(gè)數(shù)使速度更快呢？

      例說Verilog HDL和VHDL區(qū)別

      Verilog和VHDL之間的區(qū)別將在本文中通過示例進(jìn)行詳細(xì)說明。對優(yōu)點(diǎn)和缺點(diǎn)的Verilog和VH....
      的頭像 OpenFPGA 發(fā)表于 12-20 09:03 ?4908次閱讀
      例說Verilog HDL和VHDL區(qū)別

      FPGA直方圖處理方法

      圖像直方圖用作數(shù)字圖像中色調(diào)分布的圖形表示。它繪制了每個(gè)色調(diào)值的像素?cái)?shù)。通過查看特定圖像的直方圖，觀....
      的頭像 OpenFPGA 發(fā)表于 12-15 09:20 ?1232次閱讀
      FPGA直方圖處理方法