在Verilog和SystemVerilog中經(jīng)常需要在使用變量或者線網(wǎng)之前，期望變量和線網(wǎng)有對應(yīng)的初始值
2023-08-25 09:47:56
264 
SystemVerilog 的VMM 驗證方法學(xué)教程教材包含大量經(jīng)典的VMM源代碼，可以實際操作練習(xí)的例子，更是ic從業(yè)人員的絕佳學(xué)習(xí)資料。SystemVerilog 的VMM 驗證方法學(xué)教程教材[hide][/hide]
2012-01-11 11:21:38
在SystemVerilog中，輸出信息顯示時間時，經(jīng)常會在輸出信息格式中指定“%t”格式符，一般情況下“%t”輸出的格式都是固定的，但是這樣固定的輸出顯示的時間可能有時會讓用戶看起來感覺比較詫異，例如下面的示例。
2023-08-16 09:41:58297 
SystemC是基于C++的系統(tǒng)級設(shè)計語言，兼具描述硬件電路模型和面向?qū)ο蟮某橄竽芰Α?/div>
2023-08-07 09:43:45306 
SystemVeirlog的全面支持是開發(fā)商用仿真器的第一道門檻。市面上可以找到不少基于純Verilog的仿真器，但是真正能完整支持SystemVerilog 的仍然屈指可數(shù)。如何全面地支持SystemVerilog語言，是開發(fā)仿真器的一個重要任務(wù)。
2023-07-14 15:15:25191 
本文講一下SystemVerilog的time slot里的regions以及events的調(diào)度。SystemVerilog語言是根據(jù)離散事件執(zhí)行模型定義的，由events驅(qū)動。
2023-07-12 11:20:32471 
為了確保驗證的完備性，我們需要量化驗證目標(biāo)。SystemVerilog提供了一套豐富的覆蓋率建模方式。
2023-06-25 10:44:16294 在systemverilog中，net用于對電路中連線進行建模，driving strength(驅(qū)動強度)可以讓net變量值的建模更加精確。
2023-06-14 15:50:16434 
在SystemVerilog中，我們知道可以使用動態(tài)數(shù)組實現(xiàn)數(shù)組元素個數(shù)的動態(tài)分配，即隨用隨分
2023-06-09 09:46:241541 
SystemVerilog是一名芯片驗證工程師，必須掌握的一門語言，其中Function Coverage是必須要懂的知識點之一；
2023-06-04 16:30:241891 
我們在工作中常常會針對數(shù)組施加各式的約束，下面列舉一下有趣的**Systemverilog數(shù)組約束**示例
2023-05-30 11:13:21243 寫過Verilog和systemverilog的人肯定都用過系統(tǒng)自定義的函數(shù)$display，這是預(yù)定好的，可以直接調(diào)用的功能。
2023-05-16 09:27:02382 
SystemVerilog Interface是modport的一種，但比簡單的輸入、輸出或輸入輸出端口的功能更多。
2023-04-28 14:12:221225 
SystemVerilog Interface是modport的一種，但比簡單的輸入、輸出或輸入輸出端口的功能更多。
2023-04-28 14:10:06740 
數(shù)獨是一種非常流行的游戲，數(shù)獨本質(zhì)上也是一個約束問題，所以我們可以讓SystemVerilog的約束求解器來幫助我們解決。 約束求解器的精妙之處就是，我們只描述約束限制，繁重的數(shù)值生成工作由工具來幫我們完成。 你只需“既要...又要...”，其他的讓下人干吧。
2023-03-08 14:06:00630 我們在工作中常常會針對數(shù)組施加各式的約束，下面列舉一下有趣的Systemverilog數(shù)組約束示例。
2023-03-08 13:12:00373 上一篇文章介紹了SystemVerilog的各種隨機化方法，本文將在其基礎(chǔ)上引入SystemVerilog的隨機約束方法（constraints）。通過使用隨機約束，我們可以將隨機限制在一定的空間內(nèi)，有針對性地提高功能覆蓋率。
2023-01-21 17:03:00981 SystemVerilog中Semaphore（旗語）是一個多個進程之間同步的機制之一，這里需要同步的原因是這多個進程共享某些資源。
2022-12-12 09:50:581712 SystemVerilog是一種硬件描述和驗證語言（HDVL），它基于IEEE1364-2001 Verilog硬件描述語言（HDL），并對其進行了擴展，包括擴充了 C語言 數(shù)據(jù)類型、結(jié)構(gòu)、壓縮和非
2022-12-08 10:35:05935 SystemVerilog中可以將類屬性聲明為常量，即“只讀”。目的就是希望，別人可以讀但是不能修改它的值。
2022-11-29 10:25:421393 SystemVerilog中多態(tài)能夠工作的前提是父類中的方法被聲明為virtual的。
2022-11-28 11:12:42358 要想理解清楚SystemVerilog語言中的Upcasting和Downcasting概念，最好的方式從內(nèi)存分配的角度理解。
2022-11-24 09:58:15625 SystemVerilog中的句柄賦值和對象復(fù)制的概念是有區(qū)別的。
2022-11-21 10:32:59378 在systemverilog中，如果一個類沒有顯式地聲明構(gòu)造函數(shù)(new())，那么編譯仿真工具會自動提供一個隱式的new()函數(shù)。這個new函數(shù)會默認(rèn)地將所有屬性變量。
2022-11-16 09:58:242400 SystemVerilog union允許單個存儲空間以不同的數(shù)據(jù)類型存在，所以union雖然看起來和struct一樣包含了很多個成員，實際上物理上共享相同的存儲區(qū)域。
2022-11-09 09:41:28440 SystemVerilog“struct”表示相同或不同數(shù)據(jù)類型的集合。
2022-11-07 10:18:201512 SystemVerilog packages提供了對于許多不同數(shù)據(jù)類型的封裝，包括變量、task、function、assertion等等，以至于可以在多個module中共享。
2022-11-07 09:44:45693 SystemVerilog中除了數(shù)組、隊列和關(guān)聯(lián)數(shù)組等數(shù)據(jù)結(jié)構(gòu)，這些數(shù)據(jù)結(jié)構(gòu)還可以嵌套。
2022-11-03 09:59:08915 SystemVerilog提供了幾個內(nèi)置方法來支持?jǐn)?shù)組搜索、排序等功能。
2022-10-31 10:10:371320 學(xué)習(xí)Systemverilog必備的手冊，很全且介紹詳細(xì)
2022-10-19 16:04:06
2 SystemVerilog casting意味著將一種數(shù)據(jù)類型轉(zhuǎn)換為另一種數(shù)據(jù)類型。在將一個變量賦值給另一個變量時，SystemVerilog要求這兩個變量具有相同的數(shù)據(jù)類型。
2022-10-17 14:35:401571 event是SystemVerilog語言中的一個強大特性，可以支持多個并發(fā)進程之間的同步。
2022-10-17 10:21:33772 Block，也就是語句塊，SystemVerilog提供了兩種類型的語句塊，分別是begin…end為代表的順序語句塊，還有以fork…join為代表的并發(fā)語句塊。
2022-09-14 10:27:30713 HDLBits 是一組小型電路設(shè)計習(xí)題集，使用 Verilog/SystemVerilog 硬件描述語言 (HDL) 練習(xí)數(shù)字硬件設(shè)計~
2022-08-31 09:06:59937 IEEE SystemVerilog標(biāo)準(zhǔn):統(tǒng)一的硬件設(shè)計規(guī)范和驗證語言
2022-08-25 15:52:210 利用Systemverilog+UVM搭建soc驗證環(huán)境
2022-08-08 14:35:052 本文定義了通常用于描述使用SystemVerilog對硬件功能進行建模的詳細(xì)級別的術(shù)語。
2022-03-30 11:42:021151 作者:limanjihe ?https://blog.csdn.net/limanjihe/article/details/83005713 SystemVerilog是一種硬件描述和驗證語言
2021-10-11 10:35:381882 手冊的這一部分探討了使用SystemVerilog進行驗證，然后查看了使用SystemVerilog的優(yōu)點和缺點。
2021-03-29 10:32:4622 支持SystemC的電子系統(tǒng)級（ESL）設(shè)計和驗證環(huán)境旨在設(shè)計，分析，優(yōu)化和驗證片上系統(tǒng)（SoC）平臺模型。這樣的環(huán)境構(gòu)成了已建立的RTL實現(xiàn)流程的前端。
2019-10-03 17:05:004189 硬件建模。但是隨著軟硬件復(fù)雜度的提高，C/C++語言難以再滿足要求。OSCI適時推出了SystemC語言來適應(yīng)新的需求。如今SystemC已經(jīng)被廣泛應(yīng)用于SoC軟硬件建模中。
2018-12-05 07:43:005041 
SystemC 是由C++衍生而來，本質(zhì)是在C++的基礎(chǔ)上添加了硬件擴展庫和仿真核，這使SystemC 可以在不同抽象級對復(fù)雜電子系統(tǒng)建模。
2018-07-19 11:55:004496 
基于SystemC構(gòu)建多核DSP軟件仿真平臺_韋祎
2017-01-03 17:41:323 systemc語言簡單介紹，有助于初學(xué)者更好的運用和了解
2015-12-07 10:33:574 為了實現(xiàn)軟硬件協(xié)同設(shè)計和提高仿真速度的需求，采用SystemC語言的建模方法，通過對片上網(wǎng)絡(luò)體系結(jié)構(gòu)的研究，提出了一種片上網(wǎng)絡(luò)的建模方案，并對一個mesh結(jié)構(gòu)完成了SystemC的建模設(shè)
2013-07-30 11:46:4442 在介紹SystemVerilog 斷言的概念、使用斷言的好處、斷言的分類、斷言的組成以及斷言如何被插入到被測設(shè)計（DUT）的基礎(chǔ)上，本文詳細(xì)地介紹了如何使用不同的斷言語句對信號之間的復(fù)
2011-05-24 16:35:1936 本內(nèi)容提供了SystemC片上系統(tǒng)設(shè)計及源代碼 #include scv.h #include fifo_mutex.h class rw_task_if : virtual public
2011-05-10 15:32:40100 文章主要介紹《VMM for SystemVerilog》一書描述的如何利用SystemVerilog語言，采用驗證方法學(xué)以及驗證庫開發(fā)出先進驗證環(huán)境。文章分為四部分，第一部分概述了用SystemVerilog語言驗證復(fù)雜S
2011-05-09 15:22:0251 SystemVerilog 是過去10年來多方面技術(shù)發(fā)展和實際試驗的結(jié)晶，包括硬件描述語言(HDL)、硬件驗證語言(HVL)、SystemC、Superlog和屬性規(guī)范語言。它們都從技術(shù)和市場的成敗中得到了豐富的經(jīng)
2010-09-07 09:55:161075 隨著項目復(fù)雜程度的提高，最新的系統(tǒng)語言的聚合可以促進生產(chǎn)能力的激增，并為處在電子設(shè)計自動化(EDA)行業(yè)中的設(shè)計企業(yè)帶來益處。SystemVerilog和SystemC這兩種語言在設(shè)計流
2010-08-25 09:44:471119 數(shù)字專用集成電路設(shè)計中的SystemC建模驗證方法
2010-07-17 16:36:2331 視頻編解碼芯片中運動估計與補償單元(MECU)的算法復(fù)雜，使用傳統(tǒng)硬件描述語言建立模型和模型驗證的過程繁瑣耗時，為了縮短芯片驗證時間，本文針對MECU模塊提出了基于SystemC語言
2010-02-24 12:07:2116 如何采用SystemVerilog 來改善基于FPGA 的ASIC 原型關(guān)鍵詞:FPGA, ASIC, SystemVerilog摘要:ASIC 在解決高性能復(fù)雜設(shè)計概念方面提供了一種解決方案,但是ASIC 也是高投資風(fēng)險的,如90nm ASIC/S
2010-02-08 09:53:3310 利用基于SystemC/TLM的方法學(xué)進行IP開發(fā)和FPGA建模
隨著系統(tǒng)級芯片技術(shù)的出現(xiàn)，設(shè)計規(guī)模正變得越來越大，因而變得非常復(fù)雜，同時上市時間也變得更加苛刻。通常RTL已
2010-01-04 13:11:505058 
本文利用形式化的方法對SystemVerilog的指稱語義進行研究，采用EBES(extendedbundle event structure)作為抽象模型，以便更好的描述SystemVerilog真并發(fā)的特點。我們的主要工作是：首先，
2009-12-22 14:01:0712 事務(wù)級（Transaction-Level，TL）建模是SystemC 中提出的一種新型高層次建模方法，以CoCentric System Studio（CCSS）作為SystemC 仿真工具，以一個IP 路由系統(tǒng)為建模實例，分析了事務(wù)級建模
2009-07-30 15:27:2724 Chapter 1: Introduction to SystemVerilogChapter 2: SystemVerilog Declaration SpacesExample 2-1: A
2009-07-22 14:48:12115 Chapter 1: Introduction to SystemVerilogChapter 2: SystemVerilog Declaration SpacesExample 2-1: A
2009-07-22 14:45:3420 SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
2009-07-22 14:12:5019 SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
2009-07-22 14:08:48188 This time, we have responded to a growing interest not
only in object-oriented programming but also in SystemVerilog. The w
2009-07-20 09:26:5730 This time, we have responded to a growing interest not
only in object-oriented programming but also in SystemVerilog. The w
2009-07-20 09:24:4735 Systemc From The Ground Up:The first question any reader should ask is “Why this book?” We
2009-07-10 17:27:5736 IC 技術(shù)已發(fā)展到SoC 階段，系統(tǒng)級設(shè)計、仿真和驗證已成為IC 設(shè)計面臨的巨大挑戰(zhàn)。SystemC 是新興的系統(tǒng)級設(shè)計語言，為復(fù)雜系統(tǒng)的設(shè)計與驗證提供了解決方案。本文介紹SystemC 的特點
2009-05-18 13:44:5827 decided
to write this book after learning SystemC and after using minimal documents
to help us through the quest of bec
2009-02-12 09:30:3445 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論