對基于數(shù)字信號處理器（DSP）的系統(tǒng)而言，優(yōu)化功耗是一項重要但往往難以實現(xiàn)的設計目標?，F(xiàn)在，基于DSP的設備常常把以往各自獨立的多個應用結合起來，每一個應用都可能有多個工作模式。要得到這樣一個設備的功率分布是非常困難的一件事，更遑論整個復雜的系統(tǒng)。設計人員需要獲知盡可能多的最佳信息，以及能夠幫助他們優(yōu)化特定應用之功耗的技術和工具。

幸運的是，近年來，在DSP芯片的設計和制造工藝方面，都在不斷推出更先進的功耗降低方法?，F(xiàn)在的片上功率優(yōu)化技術能夠提供更多的精細控制和更多的省電模式，以及關于處理器功耗的更完整的信息。更新型的DSP開發(fā)工具使設計人員得以更深入透徹地了解系統(tǒng)的功率消耗方式，并通過片上硬件來提供功耗降低技術。

為了讓開發(fā)人員能夠更靈活地控制省電技術，更好地協(xié)調眾多片上功能間的低功率工作和時序問題，DSP操作系統(tǒng)整合了多項功率管理功能。這些內建功能及工具加上系統(tǒng)設計的精心部署，DSP系統(tǒng)的功耗可得到大幅度降低。

低功耗問題

低功耗對所有的DSP系統(tǒng)都很重要，雖然理由因具體應用而異。在網(wǎng)格供電系統(tǒng)中，降低功率就意味著降低開銷、提高可靠性，以及實現(xiàn)緊湊型設計，從而可以在相同的空間中集成更多的功能性，同時需要更少的風扇和其它冷卻技術。在高清醫(yī)療成像等關鍵應用產(chǎn)品中，器件工作產(chǎn)生的熱量甚至可能導致運行故障，因此，低于設備最大額定值并增加對低功耗的要求是至關重要的。

在便攜式電子系統(tǒng)中，低功耗有助于盡量減小系統(tǒng)的尺寸及重量，同時把電池充電后的使用時間延至最長。較小電池的使用可進一步降低系統(tǒng)的規(guī)模。更低的功率還有助于避免便攜式系統(tǒng)在延時使用期間過熱。因功耗降低，手機、PDA、MP3播放器、數(shù)碼相機和視頻攝像機這些電子儀器及其他手持式設備的尺寸都日趨纖小，工作溫度越來越低，而充電后的使用時間越來越長。

理解功率分布和芯片資源

在任何類型的系統(tǒng)中，降低功率的第一步是了解系統(tǒng)的使用方式，以及這種使用是如何影響功耗的。比如，手機大部分時間都處于等待呼叫的狀態(tài)中，實際通話的時間相當少。另一方面，MP3播放器通常不是開機處于激活運行狀態(tài)，就是處于關斷狀態(tài)。其它系統(tǒng)、線路供電系統(tǒng)以及便攜式系統(tǒng)，都有著不同的待機功耗分布和激活工作功耗分布，參見下面的圖1。

圖1：工作功耗和待機功耗

了解功耗分布有助于設計人員選擇一個具功率效率的處理器，因為在某些類型的應用中，DSP的基本CMOS技術可能對功耗產(chǎn)生很大的影響。先進的CMOS工藝則基于工作電壓極低的高性能晶體管。根據(jù)既定應用，可以量身定做晶體管，通過對靜態(tài)電流進行鉗位把功耗降至最小，或把性能提高到最大，盡管這樣會稍微增加泄漏電流。專門為手機這樣的待機時間很長的應用而設計的DSP，可通過低泄漏晶體管把靜態(tài)電流降至最低，而為總是處于激活狀態(tài)的高性能應用而設計的DSP則較青睞開關速度更快的晶體管。

系統(tǒng)使用還包括系統(tǒng)對各種事件的響應，以及電路接通電源時的延遲。初始上電時可能有一些延遲，而系統(tǒng)從待機模式被喚醒時，較小的延遲是可以接受的。但用戶一般都期望處于激活工作狀態(tài)的系統(tǒng)能夠即時響應，故而這時片上功能不能處于深度睡眠模式。這里有兩方面的考慮：第一，部分功能可以較其它功能更徹底地關斷，尤其是在待機期間，激活工作期間也如此。第二，處理器的功率模式控制能力越精細，設計人員就越能夠進行充分的功耗調節(jié)以適合系統(tǒng)的操作情況。

高功率效率的DSP芯片設計通過建立電源域，使應用能夠切斷不在使用中的功能的時鐘輸入，從而把所有這些因素都考慮在內了。正如處理內核能夠進入睡眠模式，此時它不執(zhí)行任何操作，直到被中斷信號喚醒，外設和存儲器模塊也同樣可以被置于睡眠模式，在需要時才被喚醒。無時鐘輸入功能中的晶體管除靜態(tài)電流之外，沒有什么功耗，而恢復時鐘所需的喚醒延遲被減至最小。系統(tǒng)設計人員在考慮其產(chǎn)品的使用情況時，還需要考慮到在為各項功能提供時鐘方面，DSP能夠提供多少控制能力，或是否能夠自動處理。

節(jié)能DSP內建的另一項功能是能夠調節(jié)核心電壓和頻率。如果DSP可降低核心時鐘速率并仍然滿足其處理要求，則工作功耗會相應地按比例節(jié)省。更低的頻率加上更低的工作電壓，可以節(jié)省相當可觀的能量。可以在系統(tǒng)啟動時調節(jié)電壓和頻率以適于整個系統(tǒng)的運行，也可以在應用需要改變時通過軟件對之予以動態(tài)控制，這就為非峰值處理期間的功耗削減提供了一種重要的手段。

正確功率信息的獲得

復雜DSP系統(tǒng)可能具有多個內核、應用和管理模式，這使得對功率的估算極其困難。傳統(tǒng)的功率確定方法基于某些信息來實現(xiàn)，比如器件數(shù)據(jù)手冊上注明的最大電流值，每周期或每條指令的耗電量（mA/MHz， mA/MIPS）以及測試案例等。

這些方法只能用來做粗略估算，但對內核、外設和片上存儲器可以根據(jù)應用和操作模式進行獨立開關的復雜系統(tǒng)而言，是不足以估算DSP功耗的。設計人員需要清楚了解實際應用中片上各項功能的具體功耗，因為實際的功率信息使他們能夠更加精確地估算出不同實現(xiàn)方案的結果，并測定出在不同平臺上應用是如何影響功耗的。

在DSP制造方面，所需要的是模塊化的功率估算方案，即把設備劃分為若干子系統(tǒng)，然后獨立運行每一個子系統(tǒng)。一旦確定了每一個片上功能的最大功率值和空閑功率值，就可以通過插值法為一個功能建立一條功耗曲線。于是，在明確了每一功能的運行級別之后，可以把從各條曲線獲得的功率值累加，最后給出整個設備的實際功率估算值。

圖2是一個功率估算電子數(shù)據(jù)表，它把一個典型的DSP分解為若干個子系統(tǒng)，由用戶輸入相關參數(shù)，然后可以返回設備的功率估算值。就像這個電子數(shù)據(jù)表所顯示的，估算是否正確取決于用戶提供的信息是否反映出對系統(tǒng)使用方式的良好了解，包括數(shù)據(jù)寬度、頻率、電源電壓和使用中外設的可用帶寬的百分比等因素。

圖2：功耗估算

低功耗設計

具有功耗意識的設計（Power-conscious design）技術可以幫助DSP設計人員充分利用正確的功率估算。在系統(tǒng)級，設計人員應該精心選擇相關元件，使其數(shù)目盡可能地低。此外，設計人員還應該考慮到哪些未使用的元件可以置于省電模式，尤其是在待機期間。板級存儲器的使用也是一個功率消耗源，因為必須同時給存儲器芯片和電路板跡線供電。

應用應該盡可能地使用DSP的內部存儲器，以保持片上大帶寬存儲，把外部存儲器保留用作偶爾的低速存取。片外存儲器也可以很好地完成啟動工作，但應該在啟動后被置于省電模式。為了減少存儲器中的代碼量和所取指令的數(shù)量，應該優(yōu)化軟件提升性能。更緊湊的代碼有助于更好地利用緩存和內部指令緩沖器，而且運行速度更快，故能減少系統(tǒng)處于激活模式的時間。

大多數(shù)特定設備都是利用DSP的內建硬件能力來降低功耗的。從一啟動開始，應用設備就 可以讓不使用的模塊處于空閑狀態(tài)，外設功耗只限用于那些在指定時間才需要的I/O 。應用通常在啟動時就直接控制各個模塊，稍后，DSP內核可以后臺執(zhí)行一個循環(huán)來檢測哪些功能不需要，然后把它們關斷。如果應用采用了這些技術，芯片的睡眠模式就可以把空閑期間內核及芯片的功耗降至最低。

若所要求的總體性能不等于設備的全部能力，則可以在啟動時就對DSP內核電壓和頻率（V/F）進行調節(jié)。若系統(tǒng)在具有不同性能負載的應用間更替，V/F調節(jié)也可以在運行期間動態(tài)進行。要實現(xiàn)V/F調節(jié)，設計必需提供DSP外部電源電壓控制，以及內建于后臺循環(huán)程序的軟件控制。由于頻率調節(jié)減慢內核的運行速度，設計人員在應用設計中應該考慮到相互關聯(lián)的各個操作間的時序問題。

OS中的功率管理

不論是通過V/F調節(jié)還是通過低功耗模式來動態(tài)改變系統(tǒng)的功率要求，都需要涉及到DSP的實時操作系統(tǒng)（RTOS）。RTOS中的功率管理（PM）模塊能夠在啟動時實現(xiàn)功耗節(jié)省，并在整個系統(tǒng)上協(xié)調各個低功耗操作。

內核頻率調節(jié)會影響子系統(tǒng)操作的時序，因此PM能夠在完成頻率調節(jié)之后進行時鐘調節(jié)。如果對應用來說OS時鐘精度不重要，或者是用戶希望節(jié)省空間，則可以不使用PM功能

此外，當線程被阻斷時，用戶還可以激活或停用自動使時鐘處于空閑狀態(tài)的PM功能。在其協(xié)調作用中，PM提供了一種用于功率事件通知的注冊功能，當特定功率管理事件發(fā)生時，客戶可以注冊通知，由于系統(tǒng)的復雜性，PM支持多個客戶端并允許客戶延遲事件的完成。

PM還提供了一個應用編程接口（API）庫，可實現(xiàn)芯片的低功率技術軟件控制。通過這些API，應用能夠門控時鐘，激活睡眠模式并安全管理V/F調節(jié)設置點之間的晶體管。這些設置點作為調節(jié)參數(shù)，使V/F能夠按照正確的順序降低和提高，而且具有正確操作所必需的設置時間。

下面圖3顯示了設置點是如何控制V/F調節(jié)的時序的。由于電壓和頻率調節(jié)對設計中所用的DSP和電壓調節(jié)器是特定的，PM API支持設置點延遲查詢和配置，同時PM庫可被重建。

圖3：功耗調節(jié)結果

工具的輔助開發(fā)功能

要有效解決上述所有技術問題，需要一些專門為功率管理而設計的工具。類似于DSP工具開發(fā)的其它領域，功率優(yōu)化工具也致力于提供可視化和易于使用的優(yōu)勢，以幫助簡化系統(tǒng)分析并縮短上市時間。

這些工具結合DSP的嵌入式及RTOS功率管理技術，可以提供計量表、示波器波形、信道校準、測試代碼和事件觸發(fā)等等測試功能。利用這些便捷功能，設計人員可得到一個反饋機制，憑此評估各個實現(xiàn)方案對功耗的影響，最終獲得一個最佳方案。

圖4顯示了在設計周期中，集成的硬件和工具平臺，比如國家儀器有限公司（National Instruments）的C55x電源優(yōu)化DSP入門套件（DSK），能夠如何以及在什么地方幫助開發(fā)人員在不同的設計環(huán)境下評估DSP的功耗，從而使是他們能夠更迅速地選定最適合其系統(tǒng)的最佳低功耗/高性能總體方案。

圖4：功耗優(yōu)化流程

從一開始就進行功率設計

在系統(tǒng)開發(fā)中，功率優(yōu)化有時被當作一項事后工作來處理，但這是不對的。在開發(fā)周期中，越早考慮功率優(yōu)化問題越好，對于具有多個應用和工作模式的復雜系統(tǒng)而言尤其如是。為了延長電池工作時間，低功耗通常是主要的要求之一，即使是線路供電系統(tǒng)也需要通過降低耗電量來減少散熱和運行成本。

為了優(yōu)化功耗，設計人員需要了解系統(tǒng)的功率分布，以提供全面的參考信息源，從而在功率估算中把所有主要的系統(tǒng)功能都考慮在內?；诟吖β市实腃MOS工藝的DSP集成了硬件技術，比如精細定義的低功率模式和電壓/頻率調節(jié)。API使這些技術很容易通過RTOS實現(xiàn)應用控制，測試工具可幫助設計人員估算出不同實現(xiàn)方案的功耗。利用這些資源，開發(fā)人員有充分的理由從開發(fā)周期的最開始就進行功率設計。