結(jié)合為搭建IP電話原型機而研制的DSP板卡，對TMS320VC5410的接口設(shè)計及bootloader設(shè)計方法進行了研究，從系統(tǒng)的角度探討了如何進行DSP周邊接口設(shè)計，進而開發(fā)了一個高速DSP實時信號處理通用平臺。
??? 關(guān)鍵詞：數(shù)字信號處理器，flash存儲器，通用串行總線，可編程邏輯器件，引導(dǎo)程序
　　

　　TMS320VC54X是TI公司專為無線通信應(yīng)用而設(shè)計的DSP芯片，具有處理速度高、功能強、性價比好，以及速度功耗比高等特點，在工程界得到廣泛的應(yīng)用。這里，結(jié)合本人為搭建IP電話原型機而研制的DSP板卡，以德州儀器公司的TMS320VC5410（簡稱VC5410）為核心器件，從系統(tǒng)的角度探討了如何進行DSP周邊接口設(shè)計，進而開發(fā)了一個高速DSP實時信號處理通用平臺。

1　TMS320VC5410硬件設(shè)計
1．1　總體設(shè)計

??? 一個完整的DSP系統(tǒng)必須包括一個最小系統(tǒng)（由電源模塊、時鐘電路、存儲器、模擬接口組成）；為實現(xiàn)快速譯碼及減小板級尺寸，一般都要以一片CPLD或FPGA代替常用的邏輯電路，形成DSP＋CPLD的開發(fā)模式；為實現(xiàn)板級的可測性，一般都要設(shè)計JTAG（Joint Test Action Group，見IEEE1149．1）接口；為方便與PC主機間的數(shù)據(jù)交換，一般要加一個USB（universal serialbus，通用串行總線）接口。
　　圖1為本人研制的DSP板卡功能框圖。
1．2　電源設(shè)計
　　VC5410具有3．3VI／O電壓和2．5V核電壓。常用的電源解決方案有以下兩種：（1）單電源輸出，如圖2（a）所示。（2）雙電源輸出，如圖2（b）所示。

1．3　存儲器設(shè)計
1．3．1　程序存儲器
　　為運行較大用戶程序，板上配置一片Cypress公司的CY7C1021（64Kbyte×16bit、1等待周期）用作程序存儲器，其硬件電路連接較為簡單，這里不再贅述。程序存儲空間在微處理器模式（調(diào)試模式）及微計算機模式（獨立工作模式）下的配置如圖3所示。
1．3．2　數(shù)據(jù)存儲器
　　開發(fā)的DSP系統(tǒng)應(yīng)用板，最終要脫離仿真器獨立進行現(xiàn)場作業(yè)，這就需要斷電后仍能可靠存儲數(shù)據(jù)的Flash作為系統(tǒng)的數(shù)據(jù)存儲器。系統(tǒng)板上電后，引導(dǎo)程序（Bootloader）把DSP應(yīng)用程序從Flash加載到讀寫速度較快的SRAM或DSP內(nèi)部RAM進行工作。板上配置了一片SST公司的SSTVF200A（128Kbyte×16bit）作為數(shù)據(jù)存儲器，用于用戶程序的自動裝載，其硬件電路連接較為簡單，這里不再贅述。數(shù)據(jù)存儲空間配置如圖4所示。
　　對于Flash，可以使用專門的編程器對其進行編程，但是這樣做不夠靈活。該項目的調(diào)試過程中，采用DSP集成開發(fā)環(huán)境CCS及仿真器XDS510將引導(dǎo)程序及用戶應(yīng)用程序?qū)懭隖lash。
1．4　模擬接口
　　板上配有A／D、D／A接口，A／D、D／A轉(zhuǎn)換采用TLC320AD50。TLC320AD使用過采樣Σ－Δ技術(shù)提供　　從數(shù)字至模擬（D／A）和從模擬至數(shù)字（A／D）的高分辨率低速信號轉(zhuǎn)換。
　　TLC320AD50與VC5410的串口0相接完成信號的輸入輸出，其硬件接口如圖5所示。

1．5　USB接口
　　通用串行總線USB是一種快速靈活的總線接口。USB接口的最大特點是易于使用，這也是USB的設(shè)計目標(biāo)。為方便高速DSP板卡與PC機之間交換數(shù)據(jù)，板上設(shè)計了USB接口，控制芯片采用Cypress公司的AN2126S。
1．5．1　USB設(shè)備的硬件電路設(shè)計
　　USB接于VC5410的HPI，控制芯片AN2126S以主機的形式與DSP進行通訊，其硬件連接如圖6所示。
1．5．2　USB設(shè)備的軟件設(shè)計
　　USB設(shè)備的軟件設(shè)計主要包括兩部分：一是USB設(shè)備端程序，主要完成USB協(xié)議處理與數(shù)據(jù)交換，該程序在TI集成開發(fā)環(huán)境CCS2．0下用匯編實現(xiàn)；二是PC端的程序（由USB驅(qū)動程序和用戶服務(wù)程序兩部分組成）。USB驅(qū)動程序在Compuware DriverStudio2．7下實現(xiàn)；用戶服務(wù)程序在VC6．0下實現(xiàn)。
1．6　JTAG仿真口的連接
??? VC5410片內(nèi)具有JTAG邊界掃描邏輯，JTAG（Joint Test Action Group，IEEE1149．1）又稱JTAG口，JTAG口連接需要和仿真器上給出的引腳一致。TI公司仿真器的14腳JTAG口的引腳如圖7所示。一般情況下，用戶開發(fā)的板子只要引出雙排的14腳插針和圖7中的一致就可以了，VC5410與JTAG仿真口的連接如圖8所示。

1．7　CPLD及其在高速DSP系統(tǒng)中的應(yīng)用
　　DSP的速度較快，要求譯碼的速度也必須較快。利用小規(guī)模邏輯器件譯碼的方式，已不能滿足DSP系統(tǒng)的要求。同時，DSP系統(tǒng)中也經(jīng)常需要外部快速部件的配合，這些部件往往是專門的電路，由可編程邏輯器件實現(xiàn)。CPLD的時序嚴(yán)格，速度較快，可編程性好，非常適合于實現(xiàn)譯碼和專門電路。DSP＋CPLD將成為高速DSP信號處理板卡開發(fā)的模式，用CPLD實現(xiàn)譯碼和專門電路可大大減小開發(fā)板的尺寸。
　　本人設(shè)計的DSP板卡上采用的CPLD是Altera公司的EPM7128A，屬于MAX 7000A系列器件，其主要特點有：CMOSEEPROM工藝，工作電壓3．3V，邏輯塊陣列8，宏單元128，可用門2500，通過JTAG口實現(xiàn)3．3V的ISP。

??? 為方便用戶ISP及實現(xiàn)快速設(shè)計，Altera公司提供了強大而易于使用的CPLD開發(fā)工具MAX＋plus II，目前版本已達(dá)到10．2。本系統(tǒng)中EPM7128A的設(shè)計、仿真、調(diào)試及編程都在此環(huán)境下完成。
2　VC5410的引導(dǎo)程序設(shè)計
　　設(shè)計的DSP最終是要脫離開發(fā)系統(tǒng)運行的，這就要求設(shè)計bootloader程序，在系統(tǒng)上電以后自動從外部加載并執(zhí)行用戶的程序代碼。
　　TMS320VC5410的bootloader程序向用戶提供了以下5種boot方式：
??? （1）8位或16位并行boot方式；
??? （2）主機接口boot方式；
??? （3）標(biāo)準(zhǔn)串口boot方式（支持8 bit或16 bit）；
??? （4）8 bit串行EEPROM boot方式；
??? （5）I／O口boot方式（支持8 bit或16 bit）。
　　用戶可以在外部存儲器中設(shè)計自己的bootloader程序，實現(xiàn)程序和數(shù)據(jù)的轉(zhuǎn)移功能。在我們所設(shè)計的系統(tǒng)中，程序存放在外部儲存器Flash中，它的存儲單元是以字（16bit）為單位的，所以，這里采用了16bit并行boot的方式。下面給出本人在系統(tǒng)調(diào)試過程中應(yīng)用的bootloader程序（中斷向量表略）。



3　結(jié)束語
　　本文介紹了基于TMS320VC5410的DSP系統(tǒng)硬件開發(fā)常用的接口，包括電源設(shè)計、存儲器設(shè)計、模擬接口、USB接口、JTAG仿真接口以及CPLD在高速DSP系統(tǒng)中的應(yīng)用，并給出了bootloader的設(shè)計例程，對DSP硬件設(shè)計中應(yīng)該注意的問題亦作了一定深度的探討。

1　江安民．TMS320C54x DSP實用技術(shù)．北京：清華大學(xué)出版社，2002
2　戴明楨，周建江．TMS320C54x DSP結(jié)構(gòu)、原理及應(yīng)用．北京：北京航空航天大學(xué)出版社，2001
3　張雄偉，曹鐵勇．DSP芯片的原理及開發(fā)應(yīng)用．北京：電子工業(yè)出版社，2000