由于系統(tǒng)使用16bit并行總線數(shù)據(jù)傳輸方式，并將LED屏視為一段連續(xù)的存儲單元，故使用A【4：l】顯示模塊上選通第一級列數(shù)據(jù)鎖存器譯碼器（圖2．5U2）的譯碼輸入，即為三位數(shù)組的k變量；使用A【8：5】作選通橫向級聯(lián)顯示模塊的譯碼器（圖3-9U7-U15）譯碼輸入，即為三位數(shù)組的j變量；由于LED屏要求具有良好的靈活性，又由于采用DMA傳輸數(shù)據(jù)要求點陣碼存放順序的技術(shù)要求，縱向級聯(lián)級選通不滿足使用地址總線譯碼選通的條件，所以使用S3C44BOX的PG［2：0］作縱向級聯(lián)級選通譯碼器的譯碼輸入，即三位數(shù)組的i變量。

　　由于地址和數(shù)據(jù)總線上的狀態(tài)不斷變化，所以在對LED屏進行寫操作時地

　　址和數(shù)據(jù)信號應進行鎖存，主控板上分別使用圖3-9中U2、U3和U4鎖存對LED寫操作時的地址、數(shù)據(jù)總線上的狀態(tài)．LED屏分配首址0x2000000，當對其進行寫操作時，S3C44BOX的nGCSl和nWE腳會出現(xiàn)可編程控制時延的有效低電平。使nGCSl經(jīng)一個非門作U2、U3和U4的鎖存使能控制信號，保證僅在對LED屏訪問時地址、數(shù)據(jù)總線上的信號才被鎖存；使nWE經(jīng)一個非門作屏端第一級列數(shù)據(jù)鎖存器（圖2．5U3-U19）的鎖存使能控制信號，保證只有當刷新數(shù)據(jù)穩(wěn)定出現(xiàn)在列數(shù)據(jù)鎖存其輸入端時才被鎖存；使S3C44BOX的PCI0作所有屏端第二級鎖存器（圖2-5U20．U35）的鎖存使能控制信號線；使用S3C44BOX

　　的PCI3：0］作16行驅(qū)動譯碼器（圖2．5U1）的譯碼輸入。由于數(shù)據(jù)傳輸時只需要主控板對LED屏輸出控制，不需要信號反饋，所以接口電路采用廉價的5V供電的HCT電路芯片鯽口8l［391］方案，就可滿足主控芯片3．3v到LED屏5v的邏輯電平轉(zhuǎn)換。

　　在DMA傳輸數(shù)據(jù)時，我們更關(guān)心的是DMA的寫操作，時序如圖3．1l所示．tl時刻DMA寫操作開始，地址和數(shù)據(jù)總線上出現(xiàn)了咖屏相應位置的地址和刷新數(shù)據(jù)；t2時刻nGCSl引腳出現(xiàn)有效低電平，地址和數(shù)據(jù)總線上的數(shù)據(jù)被鎖存到圖3-10中U2-U4并輸出；t3時刻nwE引腳出現(xiàn)有效低電平，圖3．10中U2-U4的輸出數(shù)據(jù)被鎖存到屏端第一級列數(shù)據(jù)鎖存器并輸出。這樣主控制器就完成了一次列數(shù)據(jù)的刷新。

　　圖3．11DMA的寫操作時序圖

　　3．3．7串口電路設計

　　為消弱電氣噪聲對信號傳輸?shù)挠绊?，主控板子上位機通信采用完全電器隔離的半雙工RS485電路㈣。電源使用變壓器隔離，信號線和控制線使用光耦離，電路如圖3-12所示。

　　圖3-12485串口電路原理圖

　　RS485裝換芯片采用半雙工485轉(zhuǎn)換芯片MAX481t411。由于使用485轉(zhuǎn)換電路使用5v供電，而主控芯片S3C44BOX使用3．3V供電，因此存在邏輯電平轉(zhuǎn)換問題．本系統(tǒng)在串口電路中使用能夠?qū)崿F(xiàn)3．3V到5v和5v到3．3V邏輯電平轉(zhuǎn)換芯片SN74LVC4245A，它的引腳說明如表3-6所示。

　　表3-6SN74LVCA245A的引腳描述

　　本設計使用S3C44BOX的10口PCIO作串口收發(fā)控制的控制線，但存在邏輯電平轉(zhuǎn)換的問題，PCI0首先通過74HCT244輸出得到5V邏輯電平信號線CONTROL，由它做串口收發(fā)控制的控制線和SN74LVC4245A的數(shù)據(jù)流向控制線。CONTROL控制線經(jīng)光耦隔離成為CONRT控制線控制信號真值表如表3．7所示．

　　表3-7串口接口控制線的真值表

　　由真值表可知，S3C44BOX端3．3V邏輯電平的串口引腳RXD0應TXD0應連接在SN74LVCA245A的B總線上；485串口電路5V邏輯電平的引腳RXD和TXD應連接在SN74IⅣC4245A的A總線上。