采用DSP的聲音采集系統(tǒng)硬件原理及設計

聲音信號無處不在，同時也包含著大量的信息。在日常的生產(chǎn)生活中，我們分析聲音信號，便可以簡化過程，得到我們想要的結果。隨著 DSP芯片的性價比不斷攀升，使 DSP得以從軍用領域拓展到民用領域，由于 TI公司 DSP5000系列強大的音頻壓縮能力，語音應用得到了較大的發(fā)展。因此，基于 DSP的聲音采集系統(tǒng)的設計與開發(fā)具有重要的現(xiàn)實意義。

1系統(tǒng)總體介紹

該系統(tǒng)主要應用于工業(yè)生產(chǎn)中，通過采集的聲音信號與數(shù)據(jù)庫中的數(shù)據(jù)相比較，來檢測生產(chǎn)設備的運行狀態(tài)等。本系統(tǒng)主要分為以下幾個部分：電平轉換電路、 AD轉換電路、靜態(tài)存儲與動態(tài)存儲、USB接口以及 JTAG部分。

該系統(tǒng)通過采集聲音信號來檢測器械的裂紋、密合度等。將 DSP高速處理數(shù)字信號的能力與 USB高速傳輸數(shù)據(jù)的能力結合起來，使其服務于工業(yè)生產(chǎn)，是該系統(tǒng)的主要設計目的。系統(tǒng)選用了 TI公司的TMS320VC5402作為該塊 PCB的 CPU，并將 Philips公司的 PDIUSBD12作為接口芯片，使用 USB1.1協(xié)議進行 DSP與電腦的通信。 2硬件設計思想人類可以聽到的聲音信號是范圍在 20-20kHz的模擬信號，所以首先需要傳感器接收該聲音信號，接著需要進行轉換，使聲音信號由模擬信號變?yōu)閿?shù)字信號。之后通過分析噪聲產(chǎn)生的原因和規(guī)律，利用被測信號的特點和相干性，檢測被覆蓋的聲音信號。在檢測方法上有頻域信號的相干檢測、時域信號的積累平均、離散信號的計數(shù)技術、并行檢測等方法。

由于 5402片內(nèi)的 ROM和 DRAM資源有限，所以該系統(tǒng)需要外部存儲設備，本設計選擇一片 SRAM作為靜態(tài)存儲器，一片 FLASH作為動態(tài)存儲設備。5402的 CPU電壓為 3.3伏，外設電壓為 1.8伏，所以該系統(tǒng)還需要一個供電的電源模塊，可以將一般的輸入電壓 5伏轉化為 3.3與 1.8伏的電壓為 DSP供電，該 5V電壓還可為除 DSP以外的其他設備供電。

DSP與計算機的通信，通常采用 USB、RS232、PCI或 ISA卡等方式。RS232的主要缺點是：速度慢，不支持熱插拔； PCI與 ISA卡的主要缺點是：受計算機卡槽數(shù)量、地址等資源的限制，可擴展性差。而利用 USB通訊的主要優(yōu)點，便是傳輸速度快，支持熱插拔，占用資源少，可擴展性強。該設計利用 USB接口芯片直接與 DSP相連，通過 DSP的程序實現(xiàn) USB的協(xié)議，最大的優(yōu)點就是可以保障數(shù)據(jù)交換的速度。綜上，在本系統(tǒng)中，幾個基本環(huán)節(jié)就是：電平轉換電路：將 5V電源轉換為 3.3V與 1.8V，分別為 DSP芯片的片上外設以及 CPU供電； AD信號轉換電路：將傳感器接收到的模擬信號轉換為數(shù)字信號，供 DSP進行處理；信號的存儲電路：儲存 DSP處理的信號；信號傳輸電路：將經(jīng)過處理的信號上傳至電腦；仿真電路：用于測試 DSP芯片。整體架構如圖 1所示。



3模塊介紹

3.1 DSP

1、 DSP技術簡介

數(shù)字信號處理器，簡稱 DSP，是專業(yè)進行信號處理的芯片，目前在通信、自控領域具有廣泛的應用。在信息資源大大豐富的今天，數(shù)字化程度已經(jīng)越來越高。而 DSP作為這一技術的重要組成部分，對我們的生活已經(jīng)產(chǎn)生了越來越深刻的影響。自從 1978年 AMI公司發(fā)布了“單處理設備”開始，從基于 Harvard結構但使用不同數(shù)據(jù)與程序總線的第一代通用DSP，到進行了改進的第二代增強型通用DSP，再到包含了 GPP結構的第三代DSP，今天的DSP的發(fā)展趨勢已經(jīng)趨向于混合結構，DSP產(chǎn)品與計算機之間的差別已經(jīng)越來越模糊。在數(shù)字化時代背景下，DSP已成為各種電子產(chǎn)品等領域的基礎器件，而其在電機控制、聲音識別與圖像識別領域中的應用則是更為廣泛。

2、聲音采集系統(tǒng)中采用的 DSP

本系統(tǒng)中 DSP采用的是 TI公司的 TMS320VC5402（以下簡稱 5402），其操作速率達 100 MIPS，由于其具有改進的哈佛結構，所以它可以在一個指令周期內(nèi)完成 32x32bit的乘法，亦可以迅速完成數(shù)學運算最常用的乘加運算。它有 4條地址總線、3條 16位數(shù)據(jù)存儲器總線和 1條程序存儲器總線， 40位算術邏輯單元 (AIU)，一個 17×17乘法器和一個 40位專用加法器。8個輔助寄存器及一個軟件棧，允許使用最先進的定點 DSP的 C語言編譯器，內(nèi)置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)(PLL)時鐘產(chǎn)生器、兩個多通道緩沖串行口、一個 8位并行與外部處理器通信的 HPI口、2個 16位定時器以及 6通道 DMA控制器，特別適合電池供電設備．

3.2電平轉換電路

電平轉換電路，顧名思義，就是將電源供電的電壓轉換為適合芯片工作的電壓。由于 5402的核電壓與片上外設電壓不同，而且整個電路需要的電壓并不能由電源直接提供，所以電平轉換電路可以說是整個電路工作的動力，為各個元器件提供適合其工作的條件。

在該電路中，電源芯片使用的是 TI公司的 TPS767D301(以下簡稱 D301)。D301是一款可以使不同電壓分別輸出的芯片，可輸出 3.3V和介于 1.5-5.5V之間的某一調(diào)整后的電壓。因為 5402的外設電壓是 3.3V，核電壓為 1.8V，所以在此設計中，將該芯片的輸出設定為

3.3V和 1.8V，與 5402匹配。連接圖如圖 2所示。


在 1OUT的輸出部分 Vo=Vref×（1+R1/R2），在 D301中，Vredf=1.1834V，所以 Vo=1.1834V×（1+15.8/30.1）=1.8V。

3.3 AD轉換

本設計中選用的 AD轉換芯片是 TI公司的TLC320AD50C。該芯片的采樣采用ΣΔ技術，即將一個抽樣濾波器放置于 ADC后，將一個差值濾波器放置在 DAC前。這種結構的最大特點就是使系統(tǒng)可同時進行接收、發(fā)送任務。 TLC320AD50C可實現(xiàn)高采樣率（最高可達 22.5kb/s）的 AD/DA轉換，該功能由 2個 16位的同步串行轉換通道實現(xiàn)，可直接和 DSP連接進行通信。

TLC320AD50C中的可選項和電路配置可以通過串行口進行編程，該芯片對掉電、復位、信號采樣率、串行時鐘率、增益控制、通信協(xié)議、測試模式等可通過串行口進行編程和電路配置。具體連接如圖 3：



片外復位電路提供上電復位，晶振電路可提供 10MHz的主時鐘頻率，數(shù)據(jù)采樣頻率和其他時鐘信號均由此頻率分配。5402與 AD50C之間的通信格式為主串行通信格式：接收和發(fā)送轉換信號。

3.4? 存儲采集到聲音信號后，一個很重要的環(huán)節(jié)就是聲音信號的存儲，本系統(tǒng)中我們采用的是SST公司的 FLASH存儲器： SST39VF400A。該器件存儲容量為 4 MB，采用 3.3 V單電源供電，對各個子模塊的讀寫和擦除，可通過一些特殊的命令字序列來實現(xiàn)且無需額外提供高電壓。在此設計中我們利用 DSP編程實現(xiàn)對該存儲器的讀寫操作。

DSP主要通過外部存儲器接口 (EMIF)訪問片外存儲器。它不僅具有很強的接口能力(可以和各種存儲器直接接口)，而且具有很高的數(shù)據(jù)吞吐能力。 5402與 SST39VF400的接口電路設計如圖 1所示。該電路主要通過 DSP的相關輸出管腳來控制 FLASH的擦除和讀寫。其中，A0～A19為地址線，DQ0～DQ15為數(shù)據(jù)線，OE和 WE分別為輸出使能和寫使能， CE1為片使能。

聲音信號經(jīng)過 AD轉換器以后傳輸給 DSP，由 DSP的 PS和 DS引腳通過邏輯開關來分別控制 flash和 sram的使能端，由 DSP的 RW和 MSTRB控制位通過邏輯電路分別控制讀和寫。

在本設計中，SRAM使用的是 GS1117：64K×16的 1MB異步靜態(tài)隨機存儲器。 GS71116是一個由高速的互補性金屬氧化物半導體晶體管（ CMOS）組成的靜態(tài)隨機存儲器，不需要外部時鐘或時間頻閃觀測器。 3.3V的操作電壓，所有的輸入輸出均兼容晶體管邏輯電路（TTL）。它的快速通道時間小于 15ns，操作電流小于 100mA。

3.5 USB

PDIUSBD12是一款帶并行總線的 USB 接口器件，它符合通用串行總線 USB 1.1 版規(guī)范，集成了 SIE、FIFO、存儲器收發(fā)器以及電壓調(diào)整器等，可與任何外部微控制器或微處理器實現(xiàn)高速并行接口 2M字節(jié)/秒，且在批量模式和同步模式下均可實現(xiàn) 1M字節(jié)/秒的數(shù)據(jù)傳輸速率，可通過軟件控制與 USB 的連接，采用 GoodLink技術的連接指示器 ,在通訊時使 LED 閃爍，具有可編程的時鐘頻率輸出，內(nèi)部上電復位和低電壓復位電路，為雙電源操作，在 3.3±0.3V或擴展的 5V電源下均可使用，可實現(xiàn)多中斷模式的批量和同步傳輸。連接圖如圖 4：



3.6 JTAG

JTAG是 joint test action group的簡稱，是用來調(diào)試 DSP的仿真部分，其連接部分要和仿真器上的引腳一致。TI公司的DSP5000系列專門預留有JTAG管腳，共14個， 4,8,10,12引腳均接地，6引腳懸空，5接高平電壓3.3V，所有的仿真引腳均使用 IEEE1149.1標準，其余的引腳含義為【5】：1、TMS：輸入引腳，選擇測試方式；2、TRST：輸入引腳，測試復位；3、TDI：輸入引腳，測試數(shù)據(jù)輸入；7、TDO：輸出引腳，在 TCK的下降沿時輸出數(shù)據(jù)，其余時間呈高阻態(tài)；9、TCK_RET：輸入引腳，在板子與仿真器的連接電纜不小于 6英寸的時候，接法與 TCK相同，大于 6英寸的時候，需另加驅動；11、TCK：輸入引腳，測試時鐘，一般為占空比為50%的固有時鐘信號；13、EMU0：仿真中斷引腳0，可用作輸入或輸出；14、EMU1：仿真中斷引腳1，可用作輸入或輸出，當 TRST為低電平、EMU0為高電平時，EMU1為低電平，所有輸出禁止。

4結論

通過這個聲音采集系統(tǒng)，我們可以把無形的聲音信號轉化為圖形進行處理，可以觀察它的波形特點進行研究、工業(yè)生產(chǎn)等等。而在設計其他的 DSP應用系統(tǒng)接口電路時，要根據(jù)具體情況綜合考慮性能指標、器件選取、外圍電路設計等方面，仔細選取器件，精心合理布局，才能達到理想的設計效果。

本文作者創(chuàng)新點：根據(jù)硬件電路的設計邏輯給出了畫 PCB的過程，介紹了基于 DSP聲音采集系統(tǒng)的硬件設計過程和方法。