您的位置：電子發(fā)燒友網(wǎng) > 電子技術(shù)應(yīng)用 > 嵌入式技術(shù) > FPGA/ASIC技術(shù) >
PLD設(shè)計(jì)速成（6）-編譯和布線
2012年05月18日 17:08 來源：本站整理 作者：秩名 我要評(píng)論(0)
我們先要指定所用芯片的型號(hào)，
菜單：Assign->Device
如下圖
將彈出一窗口
(注意把show only fastest speed grades前的鉤去掉,否則看不到EPM7128SLC84-15)
在Debice Family 中選擇MAX7000S
DEVICE選擇EPM7128SLC84-15
再指定芯片的管腳(也就是把你設(shè)計(jì)的IO口如L1，L2指定到芯片對應(yīng)的管腳上如10，9)
Assign->Pin/Location/Chip(也可以在空白處點(diǎn)右鍵，選Assign->Pin/Location/Chip)
將彈出下圖窗口：
在Node Name 中添入SW3
Chip Resource 下的Pin中輸入管腳41
在Pin type中輸入input
點(diǎn)ADD
用戶評(píng)論
發(fā)表評(píng)論
PLD芯片業(yè)界動(dòng)態(tài)
PLD芯片技術(shù)應(yīng)用
VHDL語言技術(shù)應(yīng)用
VHDL語言資料下載
- 異步串行通信接口電路的VHDL語言設(shè)計(jì)
- 基本數(shù)學(xué)運(yùn)算庫 -包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單
- VHDL語言的常用語法
- VHDL語言的程序結(jié)構(gòu)與數(shù)據(jù)類型
- vhdl語言實(shí)例集
- 基于CPLD的VHDL語言數(shù)字鐘(含秒表)設(shè)計(jì)
- VHDL語言實(shí)現(xiàn)DDR2 SDRAM控制
- VHDL語言在狀態(tài)機(jī)電路中的設(shè)計(jì)
- 基于VHDL語言的智能密碼鎖設(shè)計(jì)
- VHDL語言電子科技大學(xué)課件 PPT