您的位置：電子發(fā)燒友網(wǎng) > 電子技術(shù)應(yīng)用 > 嵌入式技術(shù) > FPGA/ASIC技術(shù) >
PLD設(shè)計(jì)速成（6）-編譯和布線(3)
2012年05月18日 17:08 來源：本站整理 作者：秩名 我要評(píng)論(0)
編譯后可以看到IO在芯片上的分布：MAX plusII-> Froorplan Editor
將彈出一窗口如下圖
雙擊空白處，可以看到下圖所示IO在芯片EPM7128SLC84上的布局
創(chuàng)建一個(gè)設(shè)計(jì)的符號(hào)
(此和本設(shè)計(jì)無關(guān)，僅供其他設(shè)計(jì)在高層調(diào)用)
在 File菜單中選擇 Create Default Symbol 項(xiàng)，即可創(chuàng)建一個(gè)設(shè)計(jì)的符號(hào)。該符號(hào)可被高層設(shè)計(jì)調(diào)用。
此時(shí)會(huì)產(chǎn)生一個(gè)COMPILE窗口，直接點(diǎn)Start,完成后點(diǎn)確認(rèn)
本文導(dǎo)航
- 第 1 頁：PLD設(shè)計(jì)速成（6）-編譯和布線(1)
- 第 2 頁：指定以下管腳
- 第 3 頁：編譯后
用戶評(píng)論
發(fā)表評(píng)論
PLD芯片業(yè)界動(dòng)態(tài)
PLD芯片技術(shù)應(yīng)用
VHDL語言技術(shù)應(yīng)用
VHDL語言資料下載
- 異步串行通信接口電路的VHDL語言設(shè)計(jì)
- 基本數(shù)學(xué)運(yùn)算庫(kù) -包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單
- VHDL語言的常用語法
- VHDL語言的程序結(jié)構(gòu)與數(shù)據(jù)類型
- vhdl語言實(shí)例集
- 基于CPLD的VHDL語言數(shù)字鐘(含秒表)設(shè)計(jì)
- VHDL語言實(shí)現(xiàn)DDR2 SDRAM控制
- VHDL語言在狀態(tài)機(jī)電路中的設(shè)計(jì)
- 基于VHDL語言的智能密碼鎖設(shè)計(jì)
- VHDL語言電子科技大學(xué)課件 PPT