彼得·蒂爾在其大名鼎鼎的《從0到1》中曾經(jīng)說(shuō)過(guò)：對(duì)未來(lái)明確的樂(lè)觀可以讓你創(chuàng)造出想要的未來(lái)，而對(duì)未來(lái)明確的悲觀則讓人走入山寨。對(duì)于引領(lǐng)全球FPGA發(fā)展的賽靈思來(lái)說(shuō)，他們就是以明確的樂(lè)觀創(chuàng)造出了自己想要的未來(lái)。我還記得去年應(yīng)邀在北京采訪賽靈思全球戰(zhàn)略與市場(chǎng)營(yíng)銷高級(jí)副總裁Steve Glaser時(shí)， 他所描繪的賽靈思?xì)v經(jīng)5年的公司轉(zhuǎn)型及發(fā)展戰(zhàn)略藍(lán)圖前景一片光明。如今他們開(kāi)始享用轉(zhuǎn)型的紅利了—— 除了FPGA 所服務(wù)的傳統(tǒng)市場(chǎng)， 一個(gè)新趨勢(shì)值得業(yè)界關(guān)注 – FPGA 在超級(jí)數(shù)據(jù)中心的主流應(yīng)用在加速！

美國(guó)時(shí)間11月30日，在全球云計(jì)算領(lǐng)頭羊亞馬遜在拉斯維加斯所主辦的AWS re:Invent 2016盛會(huì)上， AWS CEO Andy Jassy做了主題演講，并且發(fā)布了一系列新品。其中有一個(gè)引人注目發(fā)布就是Amazon EC2 F1實(shí)例----它采用了賽靈思16nm UltraScale+ 現(xiàn)場(chǎng)可編程門陣列（FPGA），致力于加速基因、金融分析、視頻處理、大數(shù)據(jù)、安全和機(jī)器學(xué)習(xí)推斷等工作負(fù)載。用戶可定制FPGA硬件加速，開(kāi)發(fā)者可以開(kāi)發(fā)、仿真、調(diào)試、編譯等工作。Amazon EC2 F1實(shí)例是第一個(gè)用于FPGA應(yīng)用加速的可編程硬件云實(shí)例， 也是賽靈思在超大規(guī)模數(shù)據(jù)中心市場(chǎng)應(yīng)用中贏得的有一個(gè)成功案例。也是 在亞馬遜之前，百度于今年 10 月宣布，其已設(shè)計(jì)出用以加速機(jī)器學(xué)習(xí)推斷的賽靈思 UltraScale? FPGA 池。至此， 全球7家超級(jí)數(shù)據(jù)中心中的三家已經(jīng)選擇了賽靈思FPGA作為應(yīng)用加速器，F(xiàn)PGA在超級(jí)數(shù)據(jù)中心漸成主流，并有可能帶來(lái)更多變革，賽靈思5年轉(zhuǎn)型漸見(jiàn)成效！

?

?

“從一家純FPGA企業(yè) 到ALL PROGRAMMABLE（全可編程）企業(yè)的戰(zhàn)略轉(zhuǎn)型，所帶來(lái)的是產(chǎn)品和編程模式的突破，促成了今天賽靈思在很多新興領(lǐng)域的快速發(fā)展，如ADAS、AR/VR、深度學(xué)習(xí)、機(jī)器視覺(jué)、無(wú)人機(jī)等等。 過(guò)去一年也是我們?cè)跀?shù)據(jù)中心市場(chǎng)迅速發(fā)展的一年， 取得了一系列的里程碑式成就?！辟愳`思戰(zhàn)略與市場(chǎng)營(yíng)銷高級(jí)副總裁Steve Glaser在近日接受電子創(chuàng)新網(wǎng)等媒體專訪時(shí)表示。

?

?

1、為什么數(shù)據(jù)中心需要FPGA來(lái)加速？

在加速應(yīng)用方面，可以選擇的有CPU、GPU、X86CPU+Altera FPGA集成方案，為什么超級(jí)數(shù)據(jù)中心還是青睞 FPGA方案？

隨著社交媒體的快速發(fā)展，全球云數(shù)據(jù)中心日新月異，但今天的 CPU 沒(méi)能跟上機(jī)器學(xué)習(xí)、數(shù)據(jù)分析和視頻處理等各種計(jì)算密集型應(yīng)用的需求步伐，加上網(wǎng)絡(luò)和存儲(chǔ)方面的瓶頸越來(lái)越嚴(yán)重，超大規(guī)模云、電子商務(wù)和社交網(wǎng)絡(luò)數(shù)據(jù)中心面臨越來(lái)越多面的挑戰(zhàn)，例如在處理 4K 視頻、機(jī)器學(xué)習(xí)和自然語(yǔ)言理解時(shí)，這類數(shù)據(jù)處理需要超密集的并行處理，往往超出了傳統(tǒng) CPU 的處理能力極限。號(hào)稱“超七大”數(shù)據(jù)中心公司的阿里巴巴、亞馬遜、百度、臉書(Facebook)、谷歌、微軟和騰訊對(duì)這個(gè)問(wèn)題異常敏感，在這些公司中，這些新應(yīng)用往往需要數(shù)千臺(tái)加速應(yīng)用服務(wù)器來(lái)支持。但基于CPU的加速服務(wù)器能效偏低，因此數(shù)據(jù)中心紛紛部署FPGA技術(shù)。

因?yàn)镕PGA 是可編程的，能針對(duì)任何新型應(yīng)用和算法進(jìn)行硬件優(yōu)化，因而FPGA可以成為高度靈活的云計(jì)算環(huán)境的完美補(bǔ)充。FPGA特有的可重配置和可重編程特性，是FPGA的最大優(yōu)勢(shì)。利用動(dòng)態(tài)可重配置技術(shù)，F(xiàn)PGA能在一秒之內(nèi)快速切換成不同的設(shè)計(jì)方案，面對(duì)下一個(gè)工作負(fù)載進(jìn)行硬件優(yōu)化。因此， FPGA 能為復(fù)雜多變的超大規(guī)模數(shù)據(jù)中心應(yīng)用提供所需的靈活性、應(yīng)用廣度和能效，這些是 CPU 和定制 ASIC 所無(wú)法企及的。

“我們認(rèn)為FPGA在云端將成為主流應(yīng)用。而AWS的發(fā)布，進(jìn)一步證明了這一趨勢(shì)正在發(fā)生且勢(shì)不可擋?！盨teve Glaser強(qiáng)調(diào)。

?

?

2、賽靈思FPGA如何滿足超級(jí)數(shù)據(jù)中心需求？

為更好地滿足數(shù)據(jù)中心（主要是超級(jí)數(shù)據(jù)中心）這一新興市場(chǎng)的需求，賽靈思近期宣布推出可重配置加速堆棧，初步針對(duì)三大計(jì)算密集型應(yīng)用：機(jī)器學(xué)習(xí)、數(shù)據(jù)分析和流媒體視頻直播。賽靈思的可重配置加速堆疊方案不僅可最大化加速器利用率，降低總擁有成本，而且能夠提供--比x86服務(wù)器CPU高40倍、比其它FPGA競(jìng)爭(zhēng)方案高出2-6倍的計(jì)算效率。

借助這個(gè)新型的、用于數(shù)據(jù)中心工作負(fù)載加速的可重配置加速堆棧，賽靈思期望加速 FPGA 在數(shù)據(jù)中心中的更廣泛應(yīng)用。該產(chǎn)品專為世界最大的“超七大”數(shù)據(jù)中心而設(shè)計(jì)。賽靈思的戰(zhàn)略是既要充分利用 FPGA 的靈活性、性能和計(jì)算效率，同時(shí)又要讓該技術(shù)隨著業(yè)務(wù)需求變化易于開(kāi)發(fā)、部署和演進(jìn)。

Steve Glaser 表示“通過(guò)和像百度、亞馬遜這樣公司的密切合作，在過(guò)去很多年里我們學(xué)到了很多他們?cè)趹?yīng)用我們產(chǎn)品和技術(shù)的時(shí)候遇到的一些障礙，以及他們?cè)陂_(kāi)發(fā)和部署的時(shí)候遇到的挑戰(zhàn)。于是，我們就把這些所學(xué)都結(jié)合到我們新推出的可重配置加速堆棧當(dāng)中。我們相信現(xiàn)在我們面臨著前所未有的需求，而且已經(jīng)有能力來(lái)加速賽靈思的FPGA在超大規(guī)模數(shù)據(jù)中心中的主流應(yīng)用。”

賽靈思可重配置加速堆棧： 解決超級(jí)數(shù)據(jù)中心發(fā)展最快的三種工作負(fù)載，賽靈思針對(duì)超大規(guī)模數(shù)據(jù)中心領(lǐng)域發(fā)展最快的三種工作負(fù)載推出該加速堆棧戰(zhàn)略。其一是機(jī)器學(xué)習(xí)，其作為底層算法和新應(yīng)用而興起，不斷幫助改善廣告宣傳、客戶互動(dòng)和新的客服。其二是高清視頻流，尤其是在游戲即服務(wù)市場(chǎng)。在這個(gè)市場(chǎng)中視頻編解碼加速要求的計(jì)算性能超過(guò)了標(biāo)準(zhǔn)的 x86 CPU 所提供的性能水平。其三，超大規(guī)模應(yīng)用中廣泛使用的 SQL 查詢加速。

據(jù)介紹，專為云級(jí)應(yīng)用而設(shè)計(jì)的最新賽靈思可重配置加速堆棧， 為應(yīng)用開(kāi)發(fā)人員和平臺(tái)設(shè)計(jì)人員在云級(jí)部署時(shí)全面發(fā)揮賽靈思 FPGA 的優(yōu)勢(shì)，提供了最快的開(kāi)發(fā)和部署途徑。該堆棧包括庫(kù)、框架集成以及附帶部署參考設(shè)計(jì)的開(kāi)發(fā)板，支持 OpenStack，并提供符合業(yè)界標(biāo)準(zhǔn)的用戶體驗(yàn)。

大家可以先看看賽靈思的可重配置加速堆棧介紹

“賽靈思的方案不僅可最大化加速器利用率，降低總擁有成本，而且能夠提供比其它FPGA競(jìng)爭(zhēng)方案高出2-6倍的計(jì)算效率?！辟愳`思云計(jì)算戰(zhàn)略市場(chǎng)開(kāi)發(fā)總監(jiān)Andy Walsh指出。

?

?

?

?

“上圖是一個(gè)對(duì)比例子，分別完成機(jī)器學(xué)習(xí)數(shù)據(jù)分析。共有兩個(gè)方案，第一個(gè)方案是用CPU，方案二是用CPU+FPGA加速器方案。這兩個(gè)方案總體性能一致，方案A用CPU來(lái)加速，但和方案二比它的效率要低很多。方案2用1個(gè)服務(wù)器再加上16個(gè)低功耗FPGA，就能夠達(dá)到方案1 24個(gè)至強(qiáng)處理器的性能。而它的成本只有1/10，占用空間只有1/10，它的功耗也只有1/10！”Steve 強(qiáng)調(diào)。

?

?

據(jù)介紹，專為云級(jí)應(yīng)用而設(shè)計(jì)的最新賽靈思可重配置加速堆棧， 為應(yīng)用開(kāi)發(fā)人員和平臺(tái)設(shè)計(jì)人員在云級(jí)部署時(shí)全面發(fā)揮賽靈思 FPGA 的優(yōu)勢(shì)，提供了最快的開(kāi)發(fā)和部署途徑。該堆棧包括庫(kù)、框架集成以及附帶部署參考設(shè)計(jì)的開(kāi)發(fā)板，支持 OpenStack，并提供符合業(yè)界標(biāo)準(zhǔn)的用戶體驗(yàn)。它不僅可最大化加速器利用率，降低總擁有成本，而且能夠提供比其它FPGA競(jìng)爭(zhēng)方案高出2-6倍的計(jì)算效率。

?

?

Andy還結(jié)合實(shí)例對(duì)比了賽靈思可重配置加速堆棧方案和其他方案。

?

?

“ 橫軸是應(yīng)用廣度，也就是加速器能夠非常好的來(lái)加速多少應(yīng)用?？v軸是加速器利用率，也就是加速器有多靈活，性能有多優(yōu)越，可以進(jìn)行多少池化的部署以及隨時(shí)保持全力運(yùn)轉(zhuǎn)并且空置的情況。在橫軸，我們看最遠(yuǎn)端的是賽靈思的FPGA，因?yàn)樗强梢跃幊痰?，而且可以?yōu)化，可以進(jìn)行重新配置?！盇ndy強(qiáng)調(diào)，“在另一端GPU的利用率也不錯(cuò)，但它不能夠編程優(yōu)化，而且也不能進(jìn)行重新配置。定制ASIC與它類似，例如谷歌的GPU可以用來(lái)執(zhí)行某一項(xiàng)任務(wù)時(shí)表現(xiàn)非常好，但它的應(yīng)用廣度遠(yuǎn)遠(yuǎn)不能滿足超大規(guī)模數(shù)據(jù)中心的要求?！?/p>

而在中間的就是英特爾的CPU+FPGA集成方案，“英特爾的至強(qiáng)處理器很有優(yōu)勢(shì)，把它和FPGA集成也有很多局限性，尤其是在功耗密度方面比如能夠?qū)崿F(xiàn)這樣封裝的FPGA類似很有限，只能是一些中小型FPGA，這樣方只能解決一些中小型加速問(wèn)題?！彼麖?qiáng)調(diào)，“它另外還有一個(gè)非常重要局限是跟賽靈思FPGA、GPU以及定制的ASIC相比---這些器件都非常容易進(jìn)行池化（FPGA的池化配置，也就是指有很多個(gè)FPGA在一個(gè)單一的節(jié)點(diǎn)或幾個(gè)節(jié)點(diǎn)作為一個(gè)集合來(lái)運(yùn)行。），但要把芯片中的一個(gè)非常小的元素實(shí)現(xiàn)規(guī)模化和池化，按照1：1的封裝比例是非常困難的?！?/p>

?

這個(gè)圖縱軸是加速器利用率，橫軸是計(jì)算效率（性能/功耗）以數(shù)據(jù)中心最重要的工作負(fù)載機(jī)器學(xué)習(xí)和推斷來(lái)考核。賽靈思FPGA在推斷導(dǎo)向精度方面效率很高，Altera的FPGA也有高的利用率但是它的計(jì)算效率要低于賽靈思的FPGA。為什么會(huì)出現(xiàn)這樣的情況？這就要從兩家公司DSP的架構(gòu)定位說(shuō)起了。

3、賽靈思FPGA贏在DSP架構(gòu)、內(nèi)存和工藝！

Steve Glasev強(qiáng)調(diào)在開(kāi)發(fā)下一代DSP內(nèi)核的時(shí)候，賽靈思定義了一種高效的DSP內(nèi)核，賽靈思的 DSP48E2 設(shè)計(jì)用于在一個(gè)時(shí)鐘周期內(nèi)高效地完成一個(gè)乘法累加算法 , 多達(dá) 18x27 位的乘法和多 達(dá) 48 位的累加,如下圖所示。

?

?

使用 MACC 模式的 DSP Slice

在運(yùn)行 INT8 深度學(xué)習(xí)時(shí)，較寬的 27 位寬自然占有優(yōu)勢(shì)。在傳統(tǒng)應(yīng)用中，預(yù)加法器一般用于高效實(shí)現(xiàn) (A+B) x C 計(jì)算，但這類計(jì)算在深度學(xué)習(xí)應(yīng)用中很少見(jiàn)。將 (A+B) x C 的結(jié)果拆分為 A x C 和 B x C，然后在獨(dú)立的 數(shù)據(jù)流中進(jìn)行累加,使之適用于典型深度學(xué)習(xí)計(jì)算的要求。

對(duì) INT8 深度學(xué)習(xí)運(yùn)算來(lái)說(shuō)，擁有 18x27 位乘法器很占優(yōu)勢(shì)。乘法器的輸入中至少有一個(gè)必須為最小 24 位，同時(shí)進(jìn)位累加器必須為 32 位寬，才能在一個(gè) DSP Slice 上同時(shí)進(jìn)行兩個(gè) INT8 MACC 運(yùn)算。27 位輸 入能與 48 位累加器結(jié)合,從而將深度學(xué)習(xí)求解性能提升 1.75 倍(1.75:1 即為 DSP 乘法器與 INT8 深度 學(xué)習(xí) MACC 的比率)。其他廠商如Altera所提供的 FPGA 在單個(gè) DSP 模塊中只提供 18x19 乘法器,DSP 乘法器與 INT8 MACC 之比僅為 1:1。

“Altera早做下一代DSP開(kāi)發(fā)的時(shí)候，本來(lái)它的DSP定點(diǎn)效率就要低于賽靈思，它后來(lái)做出的決定使得它比原來(lái)落后賽靈思的差距又?jǐn)U大了，比賽靈思的效率低了100%，所以在8位一個(gè)周期里我們可以操作運(yùn)算兩次，而它只能一次，所以在DSP架構(gòu)方面，賽靈思的比它的效率提升兩倍，但實(shí)際上我們最高效率可以比它大6倍，所以除了這個(gè)DSP以外，我們還有其他兩個(gè)優(yōu)勢(shì)?！盨teve 表示，“在我們存儲(chǔ)器層級(jí)上，我們引入一個(gè)XRAM架構(gòu)，另外一個(gè)優(yōu)勢(shì)是我們的工藝領(lǐng)先Altera一代?！?/p>

4、深度學(xué)習(xí)我最強(qiáng)！

今年以來(lái)，由于涉及到人工智能，深度學(xué)習(xí)變得炙手可熱，深度學(xué)習(xí)是機(jī)器學(xué)習(xí)研究中的一個(gè)新的領(lǐng)域，其動(dòng)機(jī)在于建立、模擬人腦進(jìn)行分析學(xué)習(xí)的神經(jīng)網(wǎng)絡(luò)，它模仿人腦的機(jī)制來(lái)解釋數(shù)據(jù)，例如圖像，聲音和文本。深度學(xué)習(xí)的是通過(guò)多層神經(jīng)網(wǎng)絡(luò)來(lái)實(shí)現(xiàn)的，通過(guò)組合低層特征形成更加抽象的高層表示屬性類別或特征，以發(fā)現(xiàn)數(shù)據(jù)的分布式特征表示。

得益于全球科技界在生物識(shí)別、數(shù)據(jù)處理領(lǐng)域的突破，深度學(xué)習(xí)也獲得了極大發(fā)展，1962年Hubel和Wiesel通過(guò)對(duì)貓視覺(jué)皮層細(xì)胞的研究，提出了感受野(receptive field)的概念，1984年日本學(xué)者Fukushima基于感受野概念提出的神經(jīng)認(rèn)知機(jī)(neocognitron)可以看作是卷積神經(jīng)網(wǎng)絡(luò)的第一個(gè)實(shí)現(xiàn)網(wǎng)絡(luò)，也是感受野概念在人工神經(jīng)網(wǎng)絡(luò)領(lǐng)域的首次應(yīng)用。

卷積神經(jīng)網(wǎng)絡(luò)（CNN）是人工神經(jīng)網(wǎng)絡(luò)的一種，已成為當(dāng)前語(yǔ)音分析和圖像識(shí)別領(lǐng)域的研究熱點(diǎn)。它的權(quán)值共享網(wǎng)絡(luò)結(jié)構(gòu)使之更類似于生物神經(jīng)網(wǎng)絡(luò)，降低了網(wǎng)絡(luò)模型的復(fù)雜度，減少了權(quán)值的數(shù)量。該優(yōu)點(diǎn)在網(wǎng)絡(luò)的輸入是多維圖像時(shí)表現(xiàn)的更為明顯，使圖像可以直接作為網(wǎng)絡(luò)的輸入，避免了傳統(tǒng)識(shí)別算法中復(fù)雜的特征提取和數(shù)據(jù)重建過(guò)程。卷積網(wǎng)絡(luò)是為識(shí)別二維形狀而特殊設(shè)計(jì)的一個(gè)多層感知器，這種網(wǎng)絡(luò)結(jié)構(gòu)對(duì)平移、比例縮放、傾斜或者共他形式的變形具有高度不變性。

?

?

?

?

在卷積神經(jīng)網(wǎng)絡(luò)（CNN）領(lǐng)域，目前用的最多的也是賽靈思的FPGA！Steve表示賽靈思FPGA獨(dú)特的DSP架構(gòu)讓其特別適合完成多級(jí)卷積神經(jīng)網(wǎng)絡(luò)，例如已經(jīng)估值超過(guò)10億的深鑒科技就是利用賽靈思的FPGA提升機(jī)器學(xué)習(xí)推斷效率。

“他們主要是做三項(xiàng)工作，第一項(xiàng)是專注神經(jīng)系統(tǒng)模型的訓(xùn)練，也就是去除冗余。第二是把精簡(jiǎn)過(guò)的模型又進(jìn)一步壓縮使得它變得更小，運(yùn)行的時(shí)候能提高效率。第三個(gè)非常重要，這讓他們的研究成果位于業(yè)界尖端 ，就是如何讓一些精度降低的數(shù)據(jù)在運(yùn)營(yíng)時(shí)不會(huì)影響到模型的精確性。這個(gè)精度降低的數(shù)據(jù)類型對(duì)于大規(guī)模機(jī)器學(xué)習(xí)有非常大的影響?！盇ndy強(qiáng)調(diào)，“這些成果和賽靈思的解決方案非常相關(guān)，因?yàn)樽罱K研究結(jié)果表明，這種加速效果在機(jī)器學(xué)習(xí)推斷方面甚至超過(guò)了GPU！這個(gè)成果也在Hot chips大會(huì)上發(fā)布了！”

?

?

而從亞馬遜F1計(jì)算實(shí)例的客戶來(lái)看，也多是和機(jī)器學(xué)習(xí)相關(guān)，“我們?cè)趤嗰R遜彈性計(jì)算云(EC2)上實(shí)現(xiàn)了FPGA即服 務(wù)(FPGA-as-a-Service) 在每個(gè)F1實(shí)例計(jì)算池上可配置多達(dá)8個(gè)FPGA 數(shù)據(jù)分析、視頻、安全、機(jī)器學(xué)習(xí)?！盇ndy指出。

?

?

計(jì)劃采用F1實(shí)例的企業(yè)通過(guò)FPGA獲得的效率大幅提升，例如edico genome是做個(gè)體基因測(cè)序診斷的，通常只要幾小時(shí)就可以做一些健康檢查來(lái)檢測(cè)出基因缺陷，用于支持治療尤其是新生兒的治療?；驕y(cè)序需要很多不同的計(jì)算，所以FPGA非常合適。

“NGCODSC是一家規(guī)模非常小的公司，但是取得了非常驚人的成就，這給我們的啟發(fā)是小公司如何充分利用全球最大的云資源來(lái)加速在市場(chǎng)的發(fā)展。”Andy補(bǔ)充說(shuō)。

?

?

據(jù)介紹，賽靈思可重配置加速堆棧有三個(gè)層次，第一是平臺(tái)開(kāi)發(fā)，在平臺(tái)層面首先有一個(gè)開(kāi)發(fā)板，可以進(jìn)行非常迅速的評(píng)估、開(kāi)發(fā)和對(duì)標(biāo)，同時(shí)這個(gè)開(kāi)發(fā)板也可以作為一個(gè)設(shè)計(jì)參考，還可以作為一個(gè)生產(chǎn)板，支持以云為基礎(chǔ)的開(kāi)發(fā)環(huán)境。

第二層是應(yīng)用層，針對(duì)關(guān)鍵負(fù)載如機(jī)器學(xué)習(xí)、數(shù)據(jù)分析和視頻轉(zhuǎn)碼進(jìn)行優(yōu)化，賽靈思進(jìn)行框架集成，選取一些普及率非常高的框架，例如機(jī)器學(xué)習(xí)領(lǐng)域的Caffe，可以進(jìn)行深節(jié)點(diǎn)庫(kù)和Caffe集成，視頻轉(zhuǎn)碼的框架是FFMPEG。這個(gè)應(yīng)用層還集成了SQL框架。

第三層是配置層，在Openstack已經(jīng)成為超大規(guī)模數(shù)據(jù)中心管理平臺(tái)的事實(shí)標(biāo)準(zhǔn)下，賽靈思的可重配置堆棧也有支持Openstack的套件。
“對(duì)于應(yīng)用的開(kāi)發(fā)者來(lái)說(shuō)，他們只要有框架可以使用就好，他們不需要去研究這個(gè)平臺(tái)是什么樣的設(shè)計(jì)，他們只希望有非常簡(jiǎn)單易用效率非常高的框架就好，這也是我們可重配置加速堆棧的設(shè)計(jì)目的?！盇ndy強(qiáng)調(diào)。

他以機(jī)器學(xué)習(xí)為例來(lái)講解賽靈思可重配置加速堆棧的使用---首先是拿到機(jī)器學(xué)習(xí)一個(gè)框架，然后對(duì)它進(jìn)行修改，包括它有一個(gè)編譯選項(xiàng)可以用于賽靈思的深度神經(jīng)網(wǎng)絡(luò)。這個(gè)深度神經(jīng)網(wǎng)絡(luò)可以執(zhí)行像圖像識(shí)別，還有比較機(jī)械性的機(jī)器學(xué)習(xí)內(nèi)容，深度神經(jīng)網(wǎng)絡(luò)又和我們數(shù)據(jù)函數(shù)庫(kù)進(jìn)行合作，在GEMM這個(gè)庫(kù)里，所有這些都可以為開(kāi)發(fā)者提供支持?！拔覀兊目芍嘏渲眉铀俣褩２⒉皇且粋€(gè)成套的交鑰匙工程，而是可以幫助所有超大規(guī)模數(shù)據(jù)中心企業(yè)用他們自己的架構(gòu)來(lái)管理他們要做的工作。他們會(huì)對(duì)我們的開(kāi)發(fā)板進(jìn)行修改，最后來(lái)制成自己的客戶板?！盇ndy指出?！八麄円矔?huì)在我們的庫(kù)里再加上他們自己機(jī)器學(xué)習(xí)的應(yīng)用。當(dāng)然除了我們的框架外，他們還可以使用不同的框架，比如谷歌青睞tenserflow，亞馬遜喜歡Maxnet等等，實(shí)際上我們替他們先完成80%的工作，還有20%是有待他們優(yōu)化、細(xì)化，來(lái)實(shí)現(xiàn)自己定制化的目的。”

5、Steve Glaser: 加速賽靈思FPGA在超級(jí)數(shù)據(jù)中心中的主流應(yīng)用

Steve Glasev認(rèn)為FPGA未來(lái)在超級(jí)數(shù)據(jù)中心將成主流應(yīng)用，尤其是及機(jī)器學(xué)習(xí)方面，在這方面GPU強(qiáng)在訓(xùn)練，而FPGA強(qiáng)在推斷。“從去年開(kāi)始，大家開(kāi)始理解機(jī)器學(xué)習(xí)訓(xùn)練看重的是浮點(diǎn)運(yùn)算，需要非常高的性能，而且是高功耗計(jì)算，這個(gè)是GPU非常擅長(zhǎng)的。但是一旦大規(guī)模部署訓(xùn)練模型，就必須要大幅度的提高效率，需要新的推斷引擎來(lái)大大提升效率，比如3到4倍，同時(shí)還要最小限度損失精確性這就是FPGA的強(qiáng)項(xiàng)所在了?！彼麖?qiáng)調(diào)，“未來(lái)至少95%的機(jī)器學(xué)習(xí)的計(jì)算都是用于推斷，只有不到5%是用于對(duì)模型訓(xùn)練，這是兩者的區(qū)別?！?/p>

“目前，F(xiàn)PGA在數(shù)據(jù)中心應(yīng)用最大的瓶頸就是在采用方面的便利程度，因?yàn)楹芏嗟膽?yīng)用開(kāi)發(fā)者非常希望能夠在自己最喜歡的框架下進(jìn)行編程，所以我們也推出了可重配置加速堆棧，這是一個(gè)開(kāi)端，但我們還沒(méi)有完全達(dá)到自己的目的。我們已經(jīng)知道市場(chǎng)的需求是什么，大家已經(jīng)開(kāi)始知道怎么動(dòng)手來(lái)做了，這是好的開(kāi)始?！彼硎?。

另外，還有個(gè)趨勢(shì)，除Amazon EC2 F1實(shí)例之外，AWS還宣布了FPGA開(kāi)發(fā)者亞馬遜機(jī)器映像（FPGA Developer Amazon Machine Image(AMI)）開(kāi)發(fā)工具，AMI為包括賽靈思Vivado? Design Suite和Vivado許可證在內(nèi)的開(kāi)發(fā)工具和腳本預(yù)先構(gòu)建，這意味著未來(lái)FPGA開(kāi)發(fā)可以架在云端了！開(kāi)發(fā)者以后可以省去很多l(xiāng)icense費(fèi)用，這樣一來(lái)，未來(lái)甚至可以把ASIC原型驗(yàn)證也搬到云端？

大家以腦洞大開(kāi)一下想象FPGA未來(lái)如何改變我們的生活？