引言

隨著物聯(lián)網(wǎng)的興起和移動互聯(lián)網(wǎng)業(yè)務種類的日漸豐富，人們對蜂窩移動通信數(shù)據(jù)傳輸速率以及服務質量提出了更高的要求。由于能夠充分挖掘空間維的自由度，在提高頻譜效率的同時獲得較好的功率利用率，大規(guī)模MIMO系統(tǒng)引起了國內(nèi)外的廣泛關注，并成為下一代無線通信系統(tǒng)最有潛力的無線傳輸技術之一。大規(guī)模MIMO系統(tǒng)配置的大規(guī)模天線陣列在帶來性能增益的同時也帶來了前所未有的挑戰(zhàn)，如大規(guī)模天線陣列系統(tǒng)下傳輸方案的設計、急劇增加的系統(tǒng)硬件復雜度和計算復雜度等，如何實現(xiàn)大規(guī)模MIMO的原型驗證系統(tǒng)也是一個非常具有挑戰(zhàn)性的問題。

本文首先對基于NI平臺的大規(guī)模MIMO應用程序框架進行簡單介紹，接著本文將重點闡述采用NI的硬件平臺成功搭建的Mini Massive MIMO原型驗證系統(tǒng)，包括系統(tǒng)的整體架構，系統(tǒng)時鐘和觸發(fā)信號的產(chǎn)生和分配，上下行鏈路的數(shù)據(jù)處理流程，以及系統(tǒng)的實際測試結果，最后本文將對全文進行總結。

一、基于NI平臺的大規(guī)模MIMO應用程序框架

基于NI平臺的大規(guī)模MIMO應用程序框架將軟件無線電（Software Defined Radio，SDR）節(jié)點（主要為USRP-RIO系列）、時鐘分配模塊、高數(shù)據(jù)吞吐量PXI系統(tǒng)以及LabVIEW相結合，提供了一個具有魯棒性和確定性的研發(fā)所使用的原型設計平臺，圖1給出了一個最多可支持128根天線的大規(guī)模MIMO原型設計平臺的示意框圖。

?

圖1 NI 基于PXI和USRP RIO的可擴展大規(guī)模MIMO系統(tǒng)框圖

從圖中可以看出，整個系統(tǒng)的框架由PXIe-1085機箱搭建而成，采用層次化設計，數(shù)據(jù)由USRP-RIO采集后經(jīng)PXIe-8262接口匯聚到各個子PXIe-1085機箱，每個子PXIe-1085機箱最多可連接16個USRP-RIO即構成32×32的MIMO，各個子PXIe-1085機箱再通過PXIe-8384和PXIe-8381匯聚到主PXIe-1085機箱，主PXIe-1085機箱上除配置PXIe-8135高性能嵌入式控制器外，還搭載了PXIe-7976的FPGA協(xié)處理器以用于提高數(shù)據(jù)的處理能力。

定時和同步對于任何一個需要部署大量無線電設備的系統(tǒng)來說都是至關重要的，對于大規(guī)模MIMO系統(tǒng)來說也是如此，圖2展示了NI 基于PXI和USRP RIO的可擴展大規(guī)模MIMO系統(tǒng)的時鐘連接框圖。圖中所用到的OctoClock模塊為時鐘模塊，該模塊既可使用內(nèi)部集成的GPS鎖定晶體振蕩器（GPSDO）作為時鐘源，也可采用外部的10MHz參考時鐘和每秒脈沖數(shù)（PPS）信號作為時鐘源和觸發(fā)信號源。輸入的時鐘信號和觸發(fā)信號可分別經(jīng)由OctoClock模塊放大和分發(fā)為8路信號，從而可同時提供給8個OctoClock模塊或8臺USRP設備在時鐘和觸發(fā)信號上的同步。

?

圖2 系統(tǒng)時鐘連接圖

基于NI平臺的可擴展大規(guī)模MIMO系統(tǒng)的系統(tǒng)級同步原理可大致總結如下，PXIe-6674T定時和同步模塊具有一個恒溫晶體振蕩器（OCXO），位于主機箱的第10槽，可生成一個非常穩(wěn)定且精確的10MHz參考時鐘（50 ppb的精確度）和提供一個數(shù)字觸發(fā)信號給OctoClock-G時鐘分配模塊以用于時鐘和觸發(fā)信號的分發(fā)。之后，OctoClock-G放大并分發(fā)這一10MHz參考時鐘信號（MCLK）和觸發(fā)信號（MTrig）至8個OctoClock模塊，接著每個OctoClock模塊再以一對八的比例提供給USRP RIO設備，從而確保64個USRP RIO設備的所有天線共享10MHz的參考時鐘和主觸發(fā)信號。這樣通過PXIe-6674T定時和同步模塊和OctoClock時鐘分配模塊整個系統(tǒng)中的所有PXI機箱和無線電設備都共享一個通用10MHz參考時鐘和一個數(shù)字觸發(fā)信號，從而確保了整個系統(tǒng)的系統(tǒng)級同步，各個無線電設備可同步進行數(shù)據(jù)采集和生成。

二、Mini Massive MIMO原型驗證系統(tǒng)

本節(jié)將從系統(tǒng)的整體架構、系統(tǒng)時鐘和觸發(fā)信號的產(chǎn)生和分配、上下行鏈路的數(shù)據(jù)處理流程這三個方面對Mini Massive MIMO原型驗證系統(tǒng)進行詳細介紹，系統(tǒng)的實際測試結果與現(xiàn)場成果展示將放在第三節(jié)進行單獨介紹。

1．系統(tǒng)的整體架構

1）硬件部分

基于NI大規(guī)模MIMO應用程序框架所構建的Mini Massive MIMO原型驗證系統(tǒng)的系統(tǒng)框圖如下圖所示

?

圖3 Mini Massive MIMO原型驗證系統(tǒng)框圖

系統(tǒng)主要由NI的PXI機箱和軟件無線電節(jié)點USRP RIO系列組成，以下是系統(tǒng)框圖中所涉及的各組件的簡要介紹：

1、PXIe-1085機箱：18槽3U PXI Express機箱，包含有16個混合插槽和1個PXI Express系統(tǒng)定時插槽，每插槽可達4 GB/s的專用帶寬，整個機箱可達12 GB/s的系統(tǒng)帶寬。

2、PXIe-8135：NI PXIe-8135是基于Intel Core i7-3610QE處理器的高性能嵌入式控制器，配置了2.3 GHz基頻、3.3 GHz（單核Turbo Boost模式）四核處理器和雙通道1,600 MHz DDR3內(nèi)存，可用于PXI系統(tǒng)。在外設方面，PXIe-8135包含2個SuperSpeed USB端口、4個高速USB端口、2個千兆以太網(wǎng)端口、GPIB、串口和其他外設。

3、PXIe-8374/ PXIe-8262：MXIe x4 Cabled PCIe接口板卡，可用于連接USRP RIO與PXI機箱以進行數(shù)據(jù)交換，實時的數(shù)據(jù)傳輸帶寬可達200MHz，最大傳輸速率可達800MB/s。

4、PXIe-6674T：定時和多機箱同步模塊，板載高穩(wěn)定性10 MHz OCXO (50 ppb精度)和高精度DDS時鐘生成，分辨率可達0.3 Hz至1 GHz，該模塊可生成時鐘和觸發(fā)信號，生成的時鐘或觸發(fā)信號可在1個PXI Express機箱中的多個設備之間進行路由，也可路由至其他PXI和PXI Express機箱以及第三方儀器以實現(xiàn)整個系統(tǒng)的時鐘和觸發(fā)信號的精確同步。

5、NI 2953R：USRP RIO系列軟件無線電節(jié)點，其內(nèi)部包含一個可編程（Xilinx Kintex-7）FPGA和兩個40MHz 帶寬的RF收發(fā)器，中心頻點可配置在1.2-6GHz的頻段范圍內(nèi)，最大的信號發(fā)射功率為15dBm，表1給出了NI 2953R的一些詳細硬件參數(shù)。

?

表 1 NI 2953R的詳細硬件參數(shù)

?

?

圖中，高性能嵌入式控制器PXIe-8135插于PXIe-1085機箱的第1個插槽，定時和多機箱同步模塊PXIe-6674T插于第10槽， 8個NI 2953R分別通過PXIe-8374或PXIe-8262接口板卡連接到PXIe-1085機箱的其它8個插槽，從而每個NI 2953R能夠以最大800MB/s的速率將數(shù)據(jù)匯集到PXI機箱并通過機箱背板進行板間數(shù)據(jù)交換以實現(xiàn)軟件無線電節(jié)點間、軟件無線電節(jié)點與PXIe-8135控制器間的數(shù)據(jù)傳遞。

由于所搭建的Mini Massive MIMO原型驗證系統(tǒng)是TDD系統(tǒng)，且采用簡化的LTE無線幀格式和使用OFDM無線傳輸技術，考慮到系統(tǒng)的可擴展性和系統(tǒng)未來帶寬的增加（如引入載波聚合等先進技術），同時為滿足系統(tǒng)速率要求和有限資源限制，Mini Massive MIMO在設計時考慮將整個系統(tǒng)劃分為多個子系統(tǒng)（并保留相關數(shù)據(jù)接口），每個子系統(tǒng)由8個NI 2953R和其對應的1個PXIe-1085機箱組成，負責處理分配給當前子系統(tǒng)的固定帶寬的數(shù)據(jù)，因而圖3所示的Mini Massive MIMO系統(tǒng)框圖實際僅為一個子系統(tǒng)的系統(tǒng)框圖，需要注意的是，除了所處理的數(shù)據(jù)所在頻帶不同外，各個子系統(tǒng)的結構與各部分功能均完全一致。

本文主要對當前子系統(tǒng)（即16*2的Mini Massive MIMO系統(tǒng)）進行介紹。根據(jù)實現(xiàn)功能的不同， 16*2的Mini Massive MIMO系統(tǒng)中的8個NI 2953R被劃分為不同的功能模塊，如圖4所示，它們分別是天線合并模塊、帶寬拆分模塊、信道估計模塊、MIMO檢測模塊、射頻通道校準模塊、MIMO預編碼模塊、帶寬合并模塊和天線拆分模塊。其中，天線合并模塊和天線拆分模塊分別負責匯聚來自各個天線的數(shù)據(jù)和將數(shù)據(jù)分發(fā)至各個物理天線，帶寬拆分模塊負責將該子系統(tǒng)中整帶寬的數(shù)據(jù)劃分成不同子帶并分配至其它子系統(tǒng)，帶寬合并模塊負責匯聚其它子系統(tǒng)傳輸過來的子帶的數(shù)據(jù)，MIMO檢測模塊和MIMO預編碼模塊則是分別負責對該子系統(tǒng)所負責的子帶數(shù)據(jù)進行檢測譯碼和預編碼。

?

圖4 系統(tǒng)功能模塊劃分

對于上行鏈路，接收到的數(shù)據(jù)首先會匯聚到天線合并模塊，然后由天線合并模塊傳遞給帶寬拆分模塊進行數(shù)據(jù)的按帶寬劃分以分配給不同的子系統(tǒng)，各子系統(tǒng)的信道估計模塊接收到來自帶寬拆分模塊的數(shù)據(jù)后進行信道估計，并將估計出的信道信息傳遞給MIMO檢測模塊以用于用戶數(shù)據(jù)的檢測；同樣的對于下行鏈路，要發(fā)送的數(shù)據(jù)首先由控制器傳送給MIMO預編碼模塊，MIMO預編碼模塊根據(jù)信道估計模塊和射頻通道校準模塊的信息對數(shù)據(jù)進行預編碼后將已預編碼的數(shù)據(jù)傳遞給帶寬合并模塊，以合并其它子系統(tǒng)所處理的帶寬的數(shù)據(jù)從而形成整帶寬數(shù)據(jù)，最后整帶寬的數(shù)據(jù)將會被傳送給天線拆分模塊以實現(xiàn)所要發(fā)送的數(shù)據(jù)被分配至各個實際的物理天線進行發(fā)送。

2）軟件部分

系統(tǒng)的軟件部分包括FPGA程序與上位機程序，其中，F(xiàn)PGA程序運行于NI 2953R上，主要完成接收信號或發(fā)射信號的下、上變頻，模數(shù)、數(shù)模轉換以及硬件部分所述的模塊功能，信號處理流程見圖10。

另一方面，上位機程序主要負責設置系統(tǒng)的相關參數(shù)、配置各NI 2953R、產(chǎn)生所需發(fā)送數(shù)據(jù)或顯示系統(tǒng)接收到的數(shù)據(jù)以及啟動或停止系統(tǒng)的運行，圖5和圖6給出了上位機程序的前面板。

?

圖5 上位機程序前面板一

圖中部的上行鏈路星座圖上顯示出當前有兩個用戶正在發(fā)送數(shù)據(jù)，且數(shù)據(jù)采用16QAM調(diào)制，圖左下角的簇控件中指示系統(tǒng)將USRP1配置為天線合并模塊，USRP2配置為帶寬拆分模塊，USRP3配置為MIMO檢測模塊，以此類推。

?

圖6 上位機程序前面板二

上圖給出了系統(tǒng)的相關參數(shù)的配置，包括系統(tǒng)的載波頻率，發(fā)送功率，采樣率，調(diào)制方式等等，如當前系統(tǒng)的載波頻率為4.1GHz，采樣率為15.36MS/s，調(diào)制方式為16QAM。上位機對系統(tǒng)的配置流程圖見圖7。

?

圖7 上位機對系統(tǒng)的配置流程

2. 系統(tǒng)時鐘和觸發(fā)信號的產(chǎn)生和分配

參考于NI 基于PXI和USRP RIO的可擴展大規(guī)模MIMO系統(tǒng)的時鐘連接，Mini Massive MIMO系統(tǒng)的時鐘和觸發(fā)信號分發(fā)網(wǎng)絡如圖8所示：

?

圖8 Mini Massive MIMO系統(tǒng)的時鐘和觸發(fā)信號分發(fā)網(wǎng)絡

系統(tǒng)采用OctoClock模塊構建時鐘和觸發(fā)信號分發(fā)網(wǎng)絡，系統(tǒng)的觸發(fā)信號和源時鐘信號從PXIe 6674T引出后輸入到OctoClock模塊進行路由和分發(fā)，而后OctoClock模塊輸出端的8路時鐘信號和8路觸發(fā)信號分別通過等長的傳輸電纜輸入到8個NI 2953R以確保系統(tǒng)各個NI 2953R的時鐘與觸發(fā)信號的同步。源觸發(fā)信號的產(chǎn)生是通過設定主NI 2953R然后在主NI 2953R中以軟件觸發(fā)的方式發(fā)出一個啟動脈沖來實現(xiàn)。該啟動脈沖信號（源觸發(fā)信號）在主設備的一個輸出端口上被引出，并輸入至PXIe-6674T中放大，然后傳遞到OctoClock模塊，并沿著電纜向下分布到系統(tǒng)中的各個NI 2953R設備（包括主設備自己），它的主要作用為設置參考時鐘邊沿以用于各個NI 2953R發(fā)射和接收時同步啟動采集。圖9為系統(tǒng)時鐘和觸發(fā)信號分發(fā)網(wǎng)絡的實物連接圖。初步測試結果顯示在此同步架構下，參考時鐘偏移在100 ps以內(nèi)，觸發(fā)偏移在1.5 ns以內(nèi)。

?

圖9系統(tǒng)時鐘和觸發(fā)信號分發(fā)網(wǎng)絡的實物連接圖

3. 上下行鏈路的數(shù)據(jù)處理流程

對于上行鏈路，系統(tǒng)中的8個NI 2953R的16根天線采集到的射頻信號經(jīng)過射頻通道的低噪聲放大、下變頻和ADC采樣量化后被分別送入到各個NI 2953R的FPGA中進行下采樣、頻率偏移校正、IQ信號校正和FFT，之后壓入P2P FIFO或本地FIFO中以用于傳遞到相應模塊進行后續(xù)處理，如信道估計，信號檢測等。

?

圖10上下行鏈路的數(shù)據(jù)處理流程

對于下行鏈路，數(shù)據(jù)首先由控制器傳遞到MIMO預編碼模塊進行預編碼，然后通過帶寬合并和天線拆分模塊分發(fā)到8個NI 2953R，在各個NI 2953R的FPGA中進行OFDM調(diào)制、頻率偏移校正和IQ信號校正，校正過后的數(shù)據(jù)再被送入到各個射頻通道進行數(shù)模轉換和上變頻最后通過天線發(fā)送出去。

三、 系統(tǒng)的實測結果與現(xiàn)場成果展示

系統(tǒng)的實測結果如圖11所示。圖中展示的是在LabVIEW Communication下的程序前面板框圖，從圖中可以看出，當前有一個用戶在發(fā)送上行數(shù)據(jù)，數(shù)據(jù)調(diào)制方式為16QAM，由于沒有其它用戶干擾，星座圖的星座點較細系統(tǒng)性能較好。

?

圖11 LabVIEW Communication下系統(tǒng)實測結果

?

?

圖12 LabVIEW Communication下的System Designer所顯示系統(tǒng)邏輯連接圖

Mini Massive MIMO系統(tǒng)的實物圖見圖13和圖14，其中，圖13給出的是系統(tǒng)整體外觀，從上至下依次為系統(tǒng)Host端顯示器用于顯示接收信號星座圖，由兩個NI 2953R構成的兩個單天線用戶，由10個NI 2953R（其中2個為模擬其它子系統(tǒng)的存在）和PXIe-1085機箱構成的Massive MIMO系統(tǒng)的基站，以及8*2的UPA天線陣列。

?

?

圖13 系統(tǒng)實物圖

?

?

圖14 系統(tǒng)Host端顯示器

四、結論

本應用利用NI USRP RIO與PXI平臺，采用NI LabVIEW和LabVIEW Communication作為開發(fā)軟件，構建了面向5G無線通信技術的Mini Massive MIMO原型驗證系統(tǒng)。系統(tǒng)采取層次化設計，各部分功能模塊相對獨立，具有較強的可擴展性，系統(tǒng)的核心算法如OFDM調(diào)制解調(diào)、信道估計與MIMO檢測等均在高性能的FPGA端完成，滿足系統(tǒng)的實時性的要求，Mini Massive MIMO原型驗證系統(tǒng)非常適用于驗證和測試面向大規(guī)模MIMO無線通信系統(tǒng)的多種關鍵技術和算法性能。