1．實(shí)例的主要內(nèi)容

本節(jié)旨在通過給定的工程實(shí)例——“按鍵開關(guān)控制LED”來熟悉Xilinx ISE軟件的基本操作、設(shè)計(jì)、編譯及仿真流程。同時使用基于Xilinx FPGA的開發(fā)板將該實(shí)例進(jìn)行下載、驗(yàn)證及調(diào)試，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)，熟悉Xilinx FPGA開發(fā)板的使用及配置方式?！　?br /> 在本訓(xùn)練中設(shè)計(jì)軟件采用ISE 7.1i，實(shí)現(xiàn)功能是利用4個按鍵開關(guān)來控制8個LED燈。具體的顯示方案是由4個按鍵開關(guān)控制8個LED燈，根據(jù)按鍵開關(guān)按下的不同，會有不同的燈點(diǎn)亮。　　
在本訓(xùn)練中，將主要講解下面一些知識點(diǎn)?！　?br /> ·Xilinx ISE工程創(chuàng)建及屬性設(shè)置?！　?br /> ·Xilinx ISE源文件設(shè)計(jì)輸入方式?！　?br /> ·Xilinx ISE綜合?！　?br /> ·Xilinx ISE行為仿真?！　?br /> ·Xilinx ISE約束設(shè)計(jì)。　
·Xilinx ISE布局布線?！　?br /> ·Xilinx ISE時序仿真?！　?br /> ·Xilinx ISE硬件下載。

通過這些知識點(diǎn)，按照下面提供的訓(xùn)練流程，讀者可以迅速地掌握使用Xilinx ISE軟件進(jìn)行FPGA開發(fā)的方法。

2．實(shí)例目標(biāo)

通過詳細(xì)的流程講解，讀者應(yīng)達(dá)到下面的目標(biāo)。　　
·熟悉Xilinx ISE軟件的操作環(huán)境?！　?br /> ·熟悉Xilinx ISE軟件開發(fā)FPGA的基本流程。　
·可獨(dú)立使用Xilinx ISE軟件開發(fā)新工程。

2.6.2 平臺簡介
本實(shí)例基于紅色颶風(fēng)II代Xilinx板，此開發(fā)板集成了Xilinx的Spartan3 40萬門FPGA及相關(guān)的豐富外設(shè)資源。　
此開發(fā)板更加詳細(xì)的信息、擴(kuò)展附件及使用方法，可以到紅色颶風(fēng)的官方網(wǎng)站：獲取更多的信息。　　
本實(shí)例將通過一個簡單的實(shí)例在這個開發(fā)板上對Xilinx的FPGA設(shè)計(jì)流程做一個全面的介紹，依照此例程的流程便可在該開發(fā)板上運(yùn)行一個FPGA程序?！　?br /> 如圖2.65所示為此開發(fā)板的一個外觀圖。

圖2.65 紅色颶風(fēng)II代Xilinx板外觀圖

2.6.3 實(shí)例詳解
本節(jié)同樣將使用圖解的方式將整個流程一步一步展現(xiàn)給讀者，使讀者能夠輕松掌握ISE的開發(fā)流程。　　

1．工程創(chuàng)建及屬性設(shè)置　　

（1）啟動Project Navigator?！　?/strong>
安裝好ISE7.1套件后，可以按照以下的方法打開Project Navigator。　　
① 在桌面上面雙擊Xilinx ISE 7.1i的快捷方式圖標(biāo)，如圖2.66左圖所示?！　?br /> ② 選擇“開始”→“所有程序”→“Xilinx ISE 7.1i”→“Project Navigator”，打開Project Navigator，如圖2.66右圖所示?！　?br /> 打開后的Project Navigator界面如圖2.67所示?？梢钥吹剑琍roject Navigator的界面是一個標(biāo)準(zhǔn)的Windows軟件視窗。分別包括標(biāo)題欄、菜單欄、工具欄、工程瀏覽器、進(jìn)度瀏覽器、主工作區(qū)、信息欄、狀態(tài)欄。

　?。?strong>1）時序約束。
　　時需約束主要約束設(shè)計(jì)的時序和時鐘頻率，雙擊圖2.97中的“Create Timing Constraints”圖標(biāo)，ISE將打開約束編輯器，如圖2.98所示。

圖2.98 時序約束界面

　　在約束編輯器里面有4個復(fù)選頁，定義如表2.5所示。
表2.5 屬性定義屬 性　
　定 義Global　　用于附加全局約束，包括周期約束，輸入延遲約束和輸出延遲約束Ports　　附加端口約束，可以對每一個端口進(jìn)行單獨(dú)設(shè)置，包括物理位置、輸入延遲和輸出延遲。同時，也可以設(shè)置分組，進(jìn)行分組約束Advanced　　附加分組約束（TNM/TNM_NET/TIMEGRP）和時序約束（FROM_TO/TIG O/OFFSET）等Misc　　附加專用約束，包括電壓、初始值等　　注意：附加約束的原則是先加全局約束后加分組約束?！　≡诒緦?shí)例中只做簡單的時鐘約束。在clk的period中輸入：20ns HIGH 50%，即設(shè)置時鐘的周期和占空比。設(shè)置后保存，完成時序約束。　　
（2）管腳約束。　
　管腳約束即約束工程設(shè)計(jì)源文件與選定器件對應(yīng)的輸入/輸出管腳屬性。雙擊圖2.97中的“Assign Package Pins”圖標(biāo)，ISE將打開PACE工具，如圖2.99所示?！　⊥ㄟ^圖2.99的“Design Object List”對話框里面的Loc列，可以為設(shè)計(jì)添加輸入/輸出管腳，添加形式為“Pxxx”或者“pxxx”。其中P/p代表Pin，xxx是數(shù)值?！　?br /> （3）面積約束。
　　面積約束目的在于規(guī)劃FPGA里面的邏輯使用大小。雙擊圖2.97中的“Create Area Constraints”圖標(biāo)，ISE同樣打開PACE工具，面積約束和管腳約束用的是一個界面。在面積約束里面我們可以對設(shè)計(jì)使用的資源面積加以規(guī)劃，控制使用資源在FPGA里面的位置?！　?br /> 這里只使用到管腳約束，按照按鍵和LED燈與FPGA的連接，輸入管腳分配，然后保存分配。在保存選項(xiàng)中，選擇“XST Optional”，如圖2.100所示，關(guān)閉對話框，完成約束設(shè)計(jì)。

圖2.99 管腳約束工具PACE

圖2.100 保存管腳約束結(jié)果

5．布局布線

設(shè)置好了各種約束以后就可以進(jìn)行布局和布線了。雙擊進(jìn)度瀏覽器中的“Implement Design”，開始進(jìn)行布局布線實(shí)現(xiàn)。與綜合相同，如果在“Implement Design”的右邊出現(xiàn)綠色的對號，說明已經(jīng)完成布局布線，沒有發(fā)現(xiàn)錯誤，如圖2.101所示。

圖2.101 運(yùn)行布局布線　

　如果實(shí)現(xiàn)過程中出現(xiàn)錯誤，在信息欄中根據(jù)錯誤的提示，修改相關(guān)的約束設(shè)計(jì)，再進(jìn)行布局布線的實(shí)現(xiàn)，直至沒有錯誤為止。

6．布局布線后仿真

在工程瀏覽器中選擇測試文件，雙擊進(jìn)度瀏覽器中“Implement Design”下面的“Simulate Post-Place & Route Model”，對工程進(jìn)行布局布線后仿真，仿真結(jié)果如圖2.102所示。

圖2.102 時序仿真結(jié)果

　　通過與行為仿真結(jié)果圖2.96對比，可以發(fā)現(xiàn)，布局布線后仿真加入了布線的延遲，輸出的結(jié)果相對于時鐘有相應(yīng)的延遲。在工作區(qū)里面單擊鼠標(biāo)右鍵，在彈出的菜單里面選擇“Add Measure”選項(xiàng)，可以通過放大工作區(qū)和拖動時間測量游標(biāo)，讀取時間延遲，如圖2.103所示?！　?br /> 由上圖可以看出，盡管輸出相對于時鐘存在一定的延時，但輸出結(jié)果是正確的，符合設(shè)計(jì)要求，可以進(jìn)行下載和在線調(diào)試了。

圖2.103 測量時間延遲

7．下載程序

布局布線完成以后就可以將程序下載到開發(fā)板上進(jìn)行調(diào)試。開發(fā)板提供兩種下載方式：JTAG模式和PROM模式。區(qū)別在于JTAG模式是用于在線調(diào)試使用的，斷電后不保留程序；而PROM模式則是將程序燒寫在存儲器里面，上電后自動加載。　　
（1）JTAG模式下載。　
　如圖2.104所示，在進(jìn)度瀏覽器中“Generate Programming File”下面可以看到有3個選項(xiàng)，分別是編程文件生成報(bào)告、生成編程文件和使用iMPACT配置器件?！　?br /> 在“Generate Programming File”圖標(biāo)上面單擊右鍵，選擇“Properties…”，彈出如圖2.105所示的屬性對話框，在其中可以設(shè)置下載文件的屬性。

圖2.104 生成下載文件

圖2.105 “General Options”選項(xiàng)卡

　　在該對話框中有4個選項(xiàng)卡，可以對相應(yīng)的下載參數(shù)進(jìn)行設(shè)置?！　?br /> “General Options”選項(xiàng)卡里面的“Create Bit File”選項(xiàng)生成用于JTAG模式下載的二進(jìn)制下載文件。確定選擇該項(xiàng)，如圖2.105所示。
　　在“Startup Options”選項(xiàng)卡里面將“FPGA Start-Up Clock”后面的內(nèi)容改為“JTAG Clock”，如圖2.106所示，在這里要根據(jù)不同的下載模式正確地選擇時鐘。
　　在“Readback Options”選項(xiàng)卡里面將“Security”后面的內(nèi)容置為“Enable Readback an Reconfiguration”，如圖2.107所示，然后單擊“OK”按鈕，完成下載的屬性設(shè)置。

圖2.106 “Startup Options”選項(xiàng)卡

圖2.107 “Readback Options”選項(xiàng)卡　

　如圖2.108所示，雙擊進(jìn)度瀏覽器里面的“Generate Programming File”圖標(biāo)，ISE將生成供 JTAG模式下載的bit文件。“Generate Programming File”左邊的綠色對號說明已經(jīng)成功生成了下載 文件。

圖2.108 生成下載文件

　　雙擊“Generate Programming File”下面的“Configure Device（iMPACT）”圖標(biāo)，打開如圖2.109所示的iMPACT工具。

圖2.109 iMPACT工具　

　在如圖2.109所示的對話框里面選擇器件配置的模式，這里選擇邊界掃描模式“Boundary-Scan Mode”，單擊“下一步”按鈕，如圖2.110所示。

圖2.110 邊界掃描模式選擇對話框　

　選擇自動加載邊界掃描鏈路，單擊完成?！?br /> 　由于開發(fā)板上面的JTAG和PROM下載是在一條鏈路上的，所以會彈出如圖2.111所示的對話框，單擊“確定”按鈕就能看見ISE掃描到的開發(fā)板上面的下載鏈，如圖2.112所示。圖2.111 邊界掃描檢測結(jié)果對話框

圖2.112 ISE掃描下載鏈結(jié)果

　　其中下面標(biāo)有xcf02s的圖標(biāo)代表的是PROM，下面標(biāo)有xc3s400的圖標(biāo)代表FPGA?！?br /> 　雙擊FPGA圖標(biāo)，在彈出的對話框里面選擇剛才生成的二進(jìn)制下載文件（后綴為.bit）。配置好以后右鍵單擊FPGA圖標(biāo)，在彈出的菜單里面選擇“Program…”選項(xiàng)，如圖2.113所示。此時將會出現(xiàn)如圖2.114所示的下載屬性設(shè)置對話框。

圖2.113 設(shè)置配置文件

　　　　　圖2.114 配置設(shè)置對話框　　單擊“OK”按鈕就可以開始下載了。若下載成功將會有如圖2.115所示的下載成功提示。

圖2.115 JTAG下載成功

　　（2）PROM模式下載。　
　PROM模式下載是把程序存在一塊存儲器里面（開發(fā)板上面使用的是Xilinx公司的xcf02s）。當(dāng)開發(fā)板上電的時候，F(xiàn)PGA就自動加載存儲器里面的程序。下面是PROM模式下載的具體操作方法?！　∫M(jìn)行PROM模式下載，首先要生成相應(yīng)的二進(jìn)制下載文件，雙擊進(jìn)程瀏覽器中“Generate Programming File”下面的“Generate PROM, ACE, or JTAG File”圖標(biāo)，彈出如圖2.116的對話框。

圖2.116 生成PROM文件對話框

　　選擇“PROM File”選項(xiàng)，單擊“下一步”按鈕，打開如圖2.117所示的PROM文件配置對話框。

圖2.117 PROM文件設(shè)置對話框　

　在該對話框中，選擇生成一個Xilinx PROM，后綴選擇MCS，文件格式選擇FF（十六進(jìn)制），在“PROM File Name”后面填寫生成的PROM下載文件的名稱，在“Location”后面填寫PROM文件保存地址。配置后單擊“Next”按鈕，出現(xiàn)PROM器件配置對話框，如圖2.118所示?！　∵x擇PROM的型號，要與開發(fā)板上面使用的對應(yīng)。這里選擇xcf02s，單擊“Next”按鈕。
?

圖2.118 選擇PROM型號

圖2.119 為生成PROM文件添加二進(jìn)制文件　

　在出現(xiàn)的如圖2.119所示對話框中單擊“Add File…”按鈕，在彈出的對話框里面選擇JTAG下載的時候使用的二進(jìn)制文件（后綴為.bit），ISE將通過這個二進(jìn)制文件生成PROM文件。圖2.120 是否還要加載一個設(shè)計(jì)文件對話框　　選擇完一個二進(jìn)制文件后，會彈出如圖2.120所示的對話框，詢問是否還要加載一個設(shè)計(jì)文件。單擊“NO”按鈕，完成PROM模式下載的配置。

圖2.121 生成PROM文件　

　在出現(xiàn)的圖2.121中單擊“Finish”按鈕，ISE就會自動為我們生成后綴為.MCS的十六進(jìn)制PROM下載文件。生成成功后，將出現(xiàn)如圖2.122所示的提示。

圖2.122 PROM文件生成成功提示　

　生成了PROM的下載文件以后，再按照J(rèn)TAG下載的方法，掃描下載鏈。將生成的.MCS文件加載到PROM圖標(biāo)中去，然后再在PROM圖標(biāo)上面點(diǎn)擊右鍵，選擇“Program…”選項(xiàng)，如圖2.123所示?！　∪鐖D2.124，在出現(xiàn)的下載屬性配置對話框中選擇相應(yīng)的選項(xiàng)后，單擊“OK”按鈕就開始PROM的下載了（PROM下載相對比較慢，并且最好先擦除PROM里面的內(nèi)容再下載）。成功下載會出現(xiàn)如圖2.125所示的提示。

圖2.123 下載PROM器件

圖2.124 下載PROM器件設(shè)置對話框

圖2.125 完成對PROM器件的燒寫　

　需要注意的是，如果選用JTAG下載模式，則下載成功后，F(xiàn)PGA就可實(shí)現(xiàn)預(yù)想的功能。如果選用PROM下載模式，下載成功后，要重新上電后FPGA才能正常工作?！?br /> 　因?yàn)镻ROM直接方式是將文件下載到PROM器件中，并沒有直接下載到FPGA里，要重新上電后由FPGA自動從PROM器件中加載配置文件，才能實(shí)現(xiàn)預(yù)想的功能。　　
當(dāng)然用戶也可以在如圖2.124所示的屬性配置中選擇“Load FPGA”選項(xiàng)。這樣PROM下載完成后，下載的邏輯將自動加載至FPGA內(nèi)，而無需重新上電。
2.6.4 小結(jié)
上述步驟就是利用ISE進(jìn)行的一個完整的FPGA設(shè)計(jì)流程。雖然例程實(shí)現(xiàn)的功能比較簡單，但對于初學(xué)者來說，是一個不錯的入門實(shí)例。
此實(shí)例的主要目的是讓初學(xué)者對FPGA的設(shè)計(jì)有一個初步的了解，并熟悉ISE軟件的使用，為今后的學(xué)習(xí)打下基礎(chǔ)。

?