從數(shù)字信號(hào)處理架構(gòu)來(lái)對(duì)比FPGA，ARM，DSP的優(yōu)勢(shì)，使用Theano，Python，PYNQ和Zynq開(kāi)發(fā)定點(diǎn)Deep Recurrent神經(jīng)網(wǎng)絡(luò)，如何在 Zynq UltraScale+ MPSoC 上實(shí)現(xiàn) Linux UIO 設(shè)計(jì)。

基于Xilinx FPGA的視頻圖像采集系統(tǒng)

可編程邏輯實(shí)現(xiàn)數(shù)據(jù)中心互連

使用系統(tǒng)優(yōu)化編譯器加速汽車(chē)電子產(chǎn)品設(shè)計(jì)

如何高效的編寫(xiě)Verilog HDL——進(jìn)階版

基于FPGA的HDMI高清顯示接口驅(qū)動(dòng)

使用系統(tǒng)優(yōu)化編譯器加速汽車(chē)電子產(chǎn)品設(shè)計(jì)

FPGA仿真篇-使用腳本命令來(lái)加速仿真二

1.內(nèi)容概要

信號(hào)處理系統(tǒng)一般不單單是模擬信號(hào)或者數(shù)字信號(hào)，一般兩者都會(huì)有。信號(hào)的處理關(guān)注的是信號(hào)以及信號(hào)所包含的信息的表示、變換及運(yùn)算。

圖1 典型的數(shù)字信號(hào)處理系統(tǒng)

1》模擬信號(hào)（analog signal）的輸入一般包括（聲、電、光、熱等）模擬的連續(xù)信號(hào)；

2》模擬信號(hào)抗混疊（anti-aliasing filter）希望分開(kāi)兩個(gè)或多個(gè)混疊在一起的信號(hào)，或者增強(qiáng)某些信號(hào)；

3》AD將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；

4》DSP/FPGA/ARM/MPU數(shù)字信號(hào)處理。

整個(gè)系統(tǒng)分為三個(gè)域，從模擬到數(shù)字，再到數(shù)字信號(hào)處理，再到數(shù)字變模擬。

數(shù)字信號(hào)處理一般所研究的內(nèi)容涉及采樣、濾波、變換、檢測(cè)、譜分析、估計(jì)、壓縮以及識(shí)別等；數(shù)字信號(hào)處理的理論和算法是密不可分的；相對(duì)于模擬信號(hào)系統(tǒng)處理，數(shù)字信號(hào)處理體積小、功耗低、精度高、易于大規(guī)模集成以及可進(jìn)行二維以及多維處理等優(yōu)勢(shì)。

數(shù)字信號(hào)處理系統(tǒng)的性能取決于三個(gè)因素：采樣頻率、架構(gòu)和字長(zhǎng)。

2.典型處理器對(duì)比

DSP芯片，也稱(chēng)數(shù)字信號(hào)處理器，是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，其主要應(yīng)用是實(shí)時(shí)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。根據(jù)數(shù)字信號(hào)處理的要求，DSP芯片一般具有如下主要特點(diǎn)：

（1）在一個(gè)指令周期內(nèi)可完成一次乘法和一次加法；

（2）程序和數(shù)據(jù)空間分開(kāi)，可以同時(shí)訪問(wèn)指令和數(shù)據(jù)；

（3）片內(nèi)具有快速RAM，通?？赏ㄟ^(guò)獨(dú)立的數(shù)據(jù)總線在兩塊中同時(shí)訪問(wèn)；

（4）具有低開(kāi)銷(xiāo)或無(wú)開(kāi)銷(xiāo)循環(huán)及跳轉(zhuǎn)的硬件支持；

（5）快速的中斷處理和硬件I/O支持；

（6）具有在單周期內(nèi)操作的多個(gè)硬件地址產(chǎn)生器；

（7）可以并行執(zhí)行多個(gè)操作；

（8）支持流水線操作，使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。

當(dāng)然，與通用微處理器相比，DSP芯片的其他通用功能相對(duì)較弱些。

MPU（Microprocessor Unit）微處理器

微機(jī)中的中央處理器（CPU）稱(chēng)為微處理器（MPU），是構(gòu)成微機(jī)的核心部件，也可以說(shuō)是微機(jī)的心臟。它起到控制整個(gè)微型計(jì)算機(jī)工作的作用，產(chǎn)生控制信號(hào)對(duì)相應(yīng)的部件進(jìn)行控制，并執(zhí)行相應(yīng)的操作。

微處理器的功能結(jié)構(gòu)主要包括：運(yùn)算器、控制器、寄存器三部分：

運(yùn)算器的主要功能就是進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。

控制器是整個(gè)微機(jī)系統(tǒng)的指揮中心，其主要作用是控制程序的執(zhí)行。包括對(duì)指令進(jìn)行譯碼、寄存，并按指令要求完成所規(guī)定的操作，即指令控制、時(shí)序控制和操作控制。

寄存器用來(lái)存放操作數(shù)、中間數(shù)據(jù)及結(jié)果數(shù)據(jù)。

FPGA 具有規(guī)則的可編程結(jié)構(gòu)，可實(shí)現(xiàn)各種邏輯功能。

1》運(yùn)算能力強(qiáng)，并行能力強(qiáng)。

2》設(shè)計(jì)過(guò)程中具有很大的靈活性。

3》通過(guò)集成可以降低系統(tǒng)成本。

3.混合系統(tǒng)

圖2 FPGA作為協(xié)處理系統(tǒng)

圖3 FPGA作為預(yù)處理系統(tǒng)

圖4 FPGA+DSPs+ARM的數(shù)字信號(hào)處理系統(tǒng)

如圖2、3和4數(shù)字信號(hào)處理系統(tǒng)，在不同的情況下我們可以采用不同的系統(tǒng)，具體根據(jù)芯片各自的優(yōu)勢(shì)來(lái)選擇不同的系統(tǒng)。