本帖最后由 eehome 于 2013-1-5 09:59 編輯
IP核簡介IP核是指:將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改
2011-07-06 14:15:52
IP核簡介IP核是指:將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動(dòng)。隨著CPLD
2011-07-15 14:46:14
,可以提供高達(dá)132MB/s的數(shù)據(jù)傳送速率;它具有嚴(yán)格的規(guī)范,只要符合PCI規(guī)范的擴(kuò)展卡插入任何PCI系統(tǒng)就能可靠地工作。但由于PCI總線協(xié)議的復(fù)雜性,其接口的實(shí)現(xiàn)比VESA、ISA和MCA等總線要困難
2018-12-17 11:23:00
[29]置1可以用串行EE P R 0 M重新配置PCI9050。(4)訪問內(nèi)部寄存器 PCI9050提供一系列的內(nèi)部寄存器來為總線接口設(shè)計(jì)與實(shí)現(xiàn)提供最大的靈活性,寄存器分為兩類:PCI配置寄存器和局
2018-11-29 14:52:52
PCI總線接口的開發(fā)提供了一種簡潔的方法,設(shè)計(jì)者只需設(shè)計(jì)出本地總線接口控制電路,即可實(shí)現(xiàn)與PCI總線的高速數(shù)據(jù)傳輸。圖3是應(yīng)用PCI9054作為接口芯片,開發(fā)PCI總線擴(kuò)展卡的總體硬件框架圖 下面簡單
2018-12-05 10:12:42
、AMCC S5933,PLX 公司的PLX9054、PLX9080 等,通過專用芯片可以實(shí)現(xiàn)完整的PCI主控模塊和目標(biāo)模塊的功能,將復(fù)雜的PCI總線接口轉(zhuǎn)換為相對簡單的用戶接口,用戶只要設(shè)計(jì)轉(zhuǎn)換后的總線
2008-10-09 11:23:38
PCI總線特點(diǎn)是什么?PCI接口開發(fā)現(xiàn)狀如何?如何去設(shè)計(jì)PCI接口?
2021-04-29 07:09:04
有哪位大神用過pci ip核,為什么輸入lm_req32請求,pci側(cè)沒有reqn請求輸出呢?
2016-06-27 17:56:59
PCI總線是一種不依附于某個(gè)具體處理器的局部總線。從結(jié)構(gòu)上看,PCI是在CPU和原來的系統(tǒng)總線之間插入的一級總線,具體由一個(gè)橋接電路實(shí)現(xiàn)對這一層的管理,并實(shí)現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送。管理器提供了
2008-12-09 13:46:13
/s的傳輸速率。PCI9052對9052編程可實(shí)現(xiàn)復(fù)用/非復(fù)用的8位、16位、32位的本地總線接口。同時(shí)它還具有內(nèi)部FIFO可以加速本地總線的操作。
2021-04-15 07:02:21
與RTL8139的接口解決方案已在試驗(yàn)中得到實(shí)現(xiàn),并已用于IP分組語音數(shù)據(jù)的以太網(wǎng)傳輸,效果良好。隨著ISA總線的淘汰,PCI接口的網(wǎng)絡(luò)控制器必將在嵌入式領(lǐng)域中得到更廣泛的應(yīng)用。
2009-09-19 09:43:24
求大神,F(xiàn)PGA內(nèi)部的PCI的IP軟核實(shí)現(xiàn)PCI接口設(shè)計(jì)?
2013-05-02 16:12:21
USB_OTG_IP核中AMBA接口的設(shè)計(jì)與FPGA實(shí)現(xiàn)
2012-08-06 11:40:55
數(shù)據(jù)通信接收芯片,實(shí)現(xiàn)DVB-ASI信號的接收。關(guān)鍵詞:DVB;異步串行接口;PCI;IP核前言 隨著數(shù)字化廣播電視技術(shù)的迅速發(fā)展和基于MPEG-2標(biāo)準(zhǔn)的圖像壓縮和復(fù)用技術(shù)的完善,利用PC對大容量信息
2012-11-28 15:38:05
本文的應(yīng)用背景為某一工業(yè)測控系統(tǒng),該系統(tǒng)采用FPGA實(shí)現(xiàn)測量數(shù)據(jù)的采集和控制信號的輸出,通過定制PCI接口IP實(shí)現(xiàn)一個(gè)32位目標(biāo)設(shè)備的PCI總線接口轉(zhuǎn)換。PCI核選用AlteraPCI編譯器所包括
2018-12-04 10:35:21
引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片,已能夠?qū)⑾到y(tǒng)級設(shè)計(jì)集成到單個(gè)芯片中即實(shí)現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計(jì)的關(guān)鍵,但困難在于缺乏IP核與系統(tǒng)的接口
2019-06-11 05:00:07
PCI核的功能則相對較弱?! 「鶕?jù)VoIP、CDMA等先進(jìn)的通訊系統(tǒng)對PCI總線接口的實(shí)際需求,我們通過評估比較,決定采用Altera公司的64位66MHz PCI Core,在VERIBEST
2019-04-17 07:00:06
PCI核的功能則相對較弱?! 「鶕?jù)VoIP、CDMA等先進(jìn)的通訊系統(tǒng)對PCI總線接口的實(shí)際需求,我們通過評估比較,決定采用Altera公司的64位66MHz PCI Core,在VERIBEST
2019-04-12 07:00:11
性,因此本文選擇了PCI總線。33MHz、32位的PCI總線的數(shù)據(jù)傳輸速率最高可達(dá)133MBps, 完全可以滿足高速實(shí)時(shí)傳輸?shù)男枨?。選擇了Altera公司的PCI編譯器軟件包來實(shí)現(xiàn)PCI接口控制電路
2018-12-07 10:34:34
(Peripheral Component Interconnect)總線是當(dāng)今PC 領(lǐng)域中流行的總線。目前實(shí)現(xiàn)PCI 接口一般采用專用器件, 有效方案分為兩種:使用可編程邏輯器件和使用總線專用接口
2010-09-22 08:51:09
獨(dú)立的配置空間,可實(shí)現(xiàn)即插即用。這些優(yōu)點(diǎn)使得PCI總線在數(shù)據(jù)采集、嵌入式系統(tǒng)和測控等領(lǐng)域得到廣泛應(yīng)用。實(shí)現(xiàn)PCI總線協(xié)議目前主要有專用接口芯片和CPLD實(shí)現(xiàn)兩種方式。專用接口芯片使用簡單方便、工作穩(wěn)定
2019-05-29 05:00:02
250 MB/s。對于需要與主機(jī)進(jìn)行大容量傳輸?shù)南到y(tǒng)來說,該總線標(biāo)準(zhǔn)的優(yōu)勢是非常明顯的。由于PCIE總線硬件設(shè)計(jì)簡單,吞吐量大,軟件向下兼容,只要找到合適的總線接口芯片,很容易將現(xiàn)有的PCI總線設(shè)備
2019-05-21 05:00:02
基于FPGA的PCI總線接口設(shè)計(jì)
2017-09-30 09:12:46
基于FPGA的PCI總線接口設(shè)計(jì)
2020-03-15 11:43:10
][tr][td] WISHBONE總線簡介WISHBONE總線規(guī)范是一種片上系統(tǒng)IP核互連體系結(jié)構(gòu)。它定義了一種IP核之間公共的邏輯接口,減輕了系統(tǒng)組件集成的難度,提高了系統(tǒng)組件的可重用性、可靠性
2018-12-05 10:35:32
如何實(shí)現(xiàn)單片機(jī)與PCI總線接口的并行通信?
2021-04-29 07:14:26
PCI總線是什么?有什么特點(diǎn)?如何利用FPGA去設(shè)計(jì)PCI總線的接口電路?設(shè)計(jì)PCI總線接口時(shí)應(yīng)注意哪些問題?
2021-05-31 06:37:24
什么是PCI總線?它有什么特點(diǎn)?如何利用FPGA設(shè)計(jì)PCI總線的接口電路?設(shè)計(jì)PCI總線接口時(shí)應(yīng)注意哪些問題?
2021-04-29 06:10:31
如何利用雙端口RAM去實(shí)現(xiàn)PCI總線接口?
2021-05-06 06:30:53
,以及對應(yīng)的波形圖和 Verilog HDL 實(shí)現(xiàn)。我們調(diào)取的 DDR3 SDRAM 控制器給用戶端預(yù)留了接口,我們可以通過這些預(yù)留的接口總線實(shí)現(xiàn)對該 IP 核的控制,本章節(jié)將會(huì)講解如何根據(jù)
2022-02-08 07:08:01
本文利用Altera公司的Quartus開發(fā)工具設(shè)計(jì)了一個(gè)基于Avalon總線接口的UPFC控制器IP核,以便于和NiosII組成一個(gè)完整的控制系統(tǒng)。
2021-04-08 06:25:12
設(shè)計(jì)集成到單個(gè)芯片中即實(shí)現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計(jì)的關(guān)鍵,但困難在于缺乏IP核與系統(tǒng)的接口標(biāo)準(zhǔn),因此,開發(fā)統(tǒng)一的IP核接口標(biāo)準(zhǔn)對提高IP核的復(fù)用意義重大。本文簡單介紹IP核概念,然后從
2018-12-11 11:07:21
怎么實(shí)現(xiàn)基于IP內(nèi)核的PCI總線接口設(shè)計(jì)?
2021-05-27 06:34:05
本文提出了一種新的包括PCI9054單周期讀、寫和存儲(chǔ)器映射傳輸?shù)脑O(shè)計(jì),并討論了通用PCI總線高速數(shù)據(jù)采集卡的實(shí)現(xiàn)方案。
2021-06-08 06:28:30
PCI總線特點(diǎn)及開發(fā)現(xiàn)狀PCI接口配置空間的實(shí)現(xiàn)求一款在PCI總線上利用FPGA技術(shù)設(shè)計(jì)PCI總線接口的設(shè)計(jì)方案
2021-04-15 06:17:20
Engineering 公司的FlightCORE-1553 IP 核作為總線協(xié)議控制器,它完全滿足1553B 總線協(xié) 議,為主處理器和1553B 總線提供了完整、靈活的接口,能夠實(shí)現(xiàn)總線控制器(BC)、遠(yuǎn)程 終端
2019-05-21 05:00:22
如何實(shí)現(xiàn)基于IP模塊的PCI接口設(shè)計(jì)?
2021-04-20 06:28:50
PCI9030是什么?PCI9030主要有哪些特點(diǎn)?設(shè)計(jì)PCI總線接口有哪些步驟流程?
2021-04-15 06:57:46
操作系統(tǒng)中的實(shí)現(xiàn)有很大不同。首先,由于嵌入式處理器的時(shí)鐘頻率低,地址、數(shù)據(jù)總線窄,導(dǎo)致嵌入式系統(tǒng)對一個(gè)通用IP包的處理要花費(fèi)更多的處理機(jī)時(shí)間,從而影響其他任務(wù)的執(zhí)行,因此需要對龐大的復(fù)雜的TCP/IP
2019-04-28 09:57:18
消息。ICMP回復(fù)消息經(jīng)常被用來調(diào)用ping程序測試對方主機(jī)是否在線。在嵌入式TCP/IP協(xié)議棧中,ICMP回送消息用一種十分簡單的方式實(shí)現(xiàn),即將ICMP類型的字段由echo類型改變?yōu)閑cho reply類型
2019-04-23 07:00:10
PCI核的功能則相對較弱。根據(jù)VoIP、CDMA等先進(jìn)的通訊系統(tǒng)對PCI總線接口的實(shí)際需求,我們通過評估比較,決定采用Altera公司的64位66MHz PCI Core,在VERIBEST
2019-05-08 07:00:46
的實(shí)時(shí)性,因此本文選擇了PCI總線。33MHz、32位的PCI總線的數(shù)據(jù)傳輸速率最高可達(dá)133MBps, 完全可以滿足高速實(shí)時(shí)傳輸?shù)男枨蟆_x擇了Altera公司的PCI編譯器軟件包來實(shí)現(xiàn)PCI接口控制電路
2019-05-05 09:29:32
IP核來實(shí)現(xiàn)PCI接口,利用基于PCI協(xié)議的IP核來實(shí)現(xiàn)PCI接口,這種設(shè)計(jì)開發(fā)速度較快,靈活性較好,但是IP核價(jià)格昂貴。采用FPGA實(shí)現(xiàn)PCI總線協(xié)議。采用CPLD/FPGA等可編程邏輯器件實(shí)現(xiàn)PCI
2019-05-30 05:00:02
以下為IP核驗(yàn)證平臺提供的IP核的詳細(xì)說明: 功能0 PCI 橋設(shè)備 完全VHDL、VERILOG源代碼設(shè)計(jì)提供,無時(shí)間限制; 支持PCI總線橋規(guī)范1.1協(xié)議; 支持PCI總線規(guī)范2.3協(xié)議
2019-06-20 05:00:02
PCB設(shè)計(jì),使用獨(dú)立的外部時(shí)鐘同步芯片,可以為PCI及其它接口提供穩(wěn)定的零延遲時(shí)鐘系統(tǒng)電路,滿足PCI總線的時(shí)鐘要求,使驗(yàn)證平臺高速,穩(wěn)定,可靠的工作。 S1500硬件驗(yàn)證板照片以下為IP核驗(yàn)證平臺提供
2019-06-12 05:00:07
一個(gè)基于Avalon總線接口的UPFC控制器IP核,以便于和NiosII組成一個(gè)完整的控制系統(tǒng)。1 UPFC控制器IP的主要功能UPFC控制器的IP主要用來輸出3路相位分別相差2π/3的正弦波
2019-06-03 05:00:05
的PCI總線速度更快(數(shù)據(jù)傳輸率為133 Mb/s)、實(shí)時(shí)性更好、可控性更佳,更易于實(shí)現(xiàn)高速實(shí)時(shí)的I/O口控制卡、通信接口卡、數(shù)據(jù)采集卡等。但PCI總線也因其32位地址與數(shù)據(jù)復(fù)用、控制總線及時(shí)序較復(fù)雜
2019-04-29 07:00:09
核處理器NIOSⅡ作為系統(tǒng)的主控制器,結(jié)合ARINC429專用器件和其他外圍設(shè)備實(shí)現(xiàn)數(shù)據(jù)的收發(fā)功能。 ARI NC429接口板由數(shù)據(jù)收發(fā)、存儲(chǔ)器擴(kuò)展、監(jiān)控、PCI總線接口等模塊組成。NIOSⅡ控制
2019-04-26 07:00:08
控制器、PCI接口等等設(shè)計(jì)成可修改參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動(dòng)。隨著CPLD/FPGA的規(guī)模越來越大,設(shè)計(jì)越來越復(fù)雜,使用IP核是一個(gè)發(fā)展趨勢。許多公司推薦使用現(xiàn)成的或經(jīng)過
2019-04-12 07:00:09
介紹 PCI 總線的特點(diǎn),對現(xiàn)有的 PCI 總線的接口設(shè)計(jì)方法進(jìn)行分析;介紹 PCI 接口芯片CY7C09449PV的結(jié)構(gòu)及其與數(shù)字信號處理器TMS320C32之間接口電路的設(shè)計(jì),提出一種基于PCI和 C32的數(shù)據(jù)
2009-04-08 09:53:42
26 采用可編程邏輯器件CPLD,分四個(gè)模塊——控制寄存器模塊、PCI控制器狀態(tài)機(jī)模塊、SRAM 控制器模塊和仲裁器模塊,分別完成通信并解析PCI總線、PCI狀態(tài)的控制和翻轉(zhuǎn)、負(fù)責(zé)SRAM接口數(shù)
2009-06-01 14:25:22
16 基于FPGA的PCI總線接口設(shè)計(jì)::PCI是一種高性能的局部總線規(guī)范,可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡要介紹了PCI總線的特點(diǎn)、信號與命令,提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線接
2009-06-25 08:17:18
48 PCI 總線接口控制器的設(shè)計(jì)是基于PCI總線的應(yīng)用設(shè)計(jì)的關(guān)鍵所在。本文在介紹PCI9054接口控制器的基礎(chǔ)上,給出了一種通用的高速數(shù)據(jù)采集接口的設(shè)計(jì),并提出了一種新的包括PCI9054單
2009-07-30 15:33:13
18 PCI 總線是先進(jìn)的高性能32/64 位局部總線,成為微機(jī)總線標(biāo)準(zhǔn)。PCI 總線接口設(shè)計(jì)較其它總線接口設(shè)計(jì)復(fù)雜,本文討論了接口設(shè)計(jì)的方案,選擇CH365 作為接口芯片,描述了數(shù)據(jù)采集
2009-08-19 10:19:55
27 本文簡要介紹了PCI 總線的仲裁機(jī)制, 完成了PCI 總線仲裁器核心的設(shè)計(jì)、實(shí)現(xiàn)。通過ModelSim 進(jìn)行了軟件仿真,最后在XILINX 公司的FPGA 上加以了驗(yàn)證。
2009-09-03 08:18:29
27 RJ45與PCI總線接口原理圖
2009-10-27 18:24:25
232 摘 要: 本文采用Altera的CPLD實(shí)現(xiàn)了PCI總線至UTOPIA接口的邏輯轉(zhuǎn)換控制,為低成本實(shí)現(xiàn)ATM終端奠定了基礎(chǔ)。
2006-03-11 13:16:50
864 
已全部加載完成
評論