0電阻 上拉電阻 下拉電阻
2012-08-06 13:38:12
如圖，像這種IIC的電路為什么要加這些4.7kΩ、100Ω的上拉電阻？
2019-02-15 09:58:53
I2C信號(hào)一般需要外接上拉電阻，如果主控內(nèi)部有上拉電阻，是否可以省略外部上拉？這個(gè)是否需要上拉根據(jù)什么來(lái)決定？是根據(jù)從器件的輸入電流來(lái)決定的嗎？芯片的輸入電流參數(shù)(Ii 即input current)怎么理解，設(shè)計(jì)電路時(shí)針對(duì)這個(gè)參數(shù)需要注意什么？
2018-06-07 10:01:00
的，因?yàn)?b class="flag-6" style="color: red">電路板會(huì)有寄生效應(yīng)如寄生電容，它和上拉電阻正好形成了串聯(lián)RC電路，會(huì)有時(shí)間延遲，而這個(gè)延遲必須要小于電平低有效到高有效的時(shí)間，否則芯片讀到的電平是錯(cuò)誤的。從圖2中I2C硬件架構(gòu)可以知道，芯片從0到
2022-11-29 08:00:00
我的I2C通信需要被拉到3.3V，但是我不知道我應(yīng)該使用什么尺寸的上拉電阻。我讀過(guò)的其他論壇的帖子，建議2.7k歐姆或4.7K歐姆，但這似乎只是讓高可以在3.3V和是在3.0V低。這是正常的嗎？我用
2019-04-03 15:13:49
我在使用xilinx芯片的許多電路板上遇到了一些奇怪的問(wèn)題。在我們的3個(gè)I / O引腳上，我連接了施密特逆變器，驅(qū)動(dòng)了一些LED。這一直有效，如果沒(méi)有加載xilinx程序，這些LED將保持開(kāi)啟狀態(tài)
2019-05-16 14:05:51
上拉的作用是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平！雖然在電路設(shè)計(jì)里經(jīng)常用，但原理上我還有點(diǎn)不明白，假設(shè)圖1，輸出端OUT輸出一個(gè)2V的電平，假設(shè)這個(gè)信號(hào)在高低電平之間是個(gè)不確定信號(hào)，加上上拉后，它
2023-05-15 10:59:25
采用這種方法，以保證正確的電路狀態(tài)， 以免發(fā)生意外，比如,在電機(jī)控制中，逆變橋上下橋臂不能直通，如果它們都用同—個(gè)單片機(jī) 來(lái)馳動(dòng),必須設(shè)置初始狀。.防止直通！2、 定義：上拉就是將不確定的信號(hào)通過(guò)一個(gè)
2017-08-28 09:27:18
采用這種方法，以保證正確的電路狀態(tài)， 以免發(fā)生意外，比如,在電機(jī)控制中，逆變橋上下橋臂不能直通，如果它們都用同—個(gè)單片機(jī) 來(lái)馳動(dòng),必須設(shè)置初始狀。.防止直通！2、 定義：上拉就是將不確定的信號(hào)通過(guò)一個(gè)
2017-11-16 17:14:38
的電路狀態(tài),以免發(fā)生意外,比如,在電機(jī)控制中,逆變橋上下橋臂不能直通,如果它們都用同一個(gè)單片機(jī)來(lái)驅(qū)動(dòng),必須設(shè)置初始狀態(tài).防止直通! 2、定義： l 上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平！電阻
2011-09-19 08:55:51
在低電平。上拉電阻與下拉電阻用在什么場(chǎng)合？答：用在數(shù)字電路中，存在高低電平的場(chǎng)合。上拉電阻與下拉電阻怎么接線？答：上拉電阻：電阻一端接VCC，一端接邏輯電平接入引腳(如單片機(jī)引腳)下拉電阻：電阻...
2022-01-14 08:44:01
上拉電阻與下拉電阻上拉（Pull Up ）或下拉（Pull Down）電阻（兩者統(tǒng)稱為“拉電阻”）最基本的作用是：將狀態(tài)不確定的信號(hào)線通過(guò)一個(gè)電阻將其箝位至高電平（上拉）或低電平（下拉），無(wú)論它
2021-12-13 07:08:22
上拉電阻與下拉電阻用在什么場(chǎng)合？ 答：用在數(shù)字電路中，存在高低電平的場(chǎng)合。 上拉電阻與下拉電阻怎么接線？ 上拉電阻：電阻一端接VCC，一端接邏輯電平接入引腳(如單片機(jī)引腳) 下拉電阻：電阻一端接GND，一端接邏輯電平接入引腳(如單片機(jī)引腳)
2019-05-20 13:48:41
：一般說(shuō)法是上拉增大電流，下拉電阻是用來(lái)吸收電流。1、當(dāng) TTL 電路驅(qū)動(dòng) CMOS 電路時(shí)，如果電路輸出的高電平低于 CMOS 電路的最低高電平 （一般為 3.5V）， 這時(shí)就需要在 TTL 的輸出端接上拉電阻，以提高輸出高電平的值。2、OC 門電路必須使用上拉電阻，以提高輸出的高電平值。
2021-12-13 06:05:27
上拉電阻與下拉電阻是如何定義的？拉電阻的作用有哪些？上拉電阻的應(yīng)用原則有哪些？
2021-10-14 07:20:37
硬件電路中的上拉電阻為什么能上拉？
2021-01-28 07:50:20
上拉電阻到底是咋完成上拉的啊
2023-10-31 06:52:32
上拉電阻就是把不確空的信號(hào)通過(guò)一個(gè)電阻箝位在高電平，此電阻還起到限流的作用。同理下拉電阻是把不確定的信號(hào)箝位在低電平。上拉電阻是指器件的輸入電流，而下拉電阻指的是輸出電流。
2018-09-10 17:43:34
經(jīng)?？吹叫酒O(shè)計(jì)手冊(cè)時(shí)，芯片外圍會(huì)有上拉或者下拉電阻還有一些無(wú)源器件。如何選擇正確值的上拉電阻和下拉電阻？上拉電阻和下拉電阻是如何確定？還是在選擇此類電阻的時(shí)候，有個(gè)特定的范圍？對(duì)上拉電阻和下拉電阻
2021-11-12 07:28:55
上拉電阻和下拉電阻的區(qū)別及案列分析上拉電阻在一個(gè)信號(hào)未過(guò)來(lái)之前、默認(rèn)（保證）該電位的電平信號(hào)是高電平，在信號(hào)過(guò)來(lái)后如果是高電平、那么保持高電平。如果過(guò)來(lái)低電平信號(hào)、那么輸出的信號(hào)就會(huì)變成低電平。改圖
2022-01-14 06:30:35
上拉電阻和下拉電阻上拉電阻(Pull-Up)所謂上拉電阻就是用一個(gè)電阻將VCC和單片機(jī)的IO口直接連接起來(lái)，目的是當(dāng)IO在沒(méi)有輸出一個(gè)確定信號(hào)時(shí)將IO的電位鉗在一個(gè)高電平上。上拉電阻作用如下：1.當(dāng)
2022-01-25 07:23:49
去控制把上拉電阻的電流拉下來(lái)成為低電平。反之， l 尤其用在接口電路中,為了得到確定的電平,一般采用這種方法,以保證正確的電路狀態(tài),以免發(fā)生意外,比如,在電機(jī)控制中,逆變橋上下橋臂不能直通,如果它們
2008-05-22 08:46:35
端接上拉電阻，以提高輸出高電平的值。2、OC門電路“必須加上拉電阻，才能使用”。3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能
2015-06-24 11:24:37
接口的輸出端是漏極開(kāi)路或集電極開(kāi)路，所以必須在接口外接上拉。上拉電阻的取值和I2C總線的頻率有關(guān)，工作在standard mode時(shí)，其典型值為10K。在FAST mode時(shí)，為減少時(shí)鐘上升時(shí)間，滿足
2018-10-19 16:30:19
高電平的值。 2、OC門電路必須加上拉電阻，才能使用。 3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。 4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉
2019-06-27 05:55:08
上拉電阻： 1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值?！ ?b class="flag-6" style="color: red">2、OC
2021-12-07 08:27:59
，TTL)或OD(漏極開(kāi)路，CMOS)輸出，那么不用上拉電阻是不能工作的， 這個(gè)很容易理解，管子沒(méi)有電源就不能輸出高電平了。2、如果輸出電流比較大，輸出的電平就會(huì)降低（電路中已經(jīng)有了一個(gè)上拉電阻，但是
2021-12-01 11:15:35
上拉電阻有什么作用？如何去計(jì)算上拉電阻的阻值？51型單片機(jī)IO口有什么特點(diǎn)？AVR單片機(jī)IO口的輸入狀態(tài)有哪幾種？
2021-07-07 07:29:25
，考慮到這個(gè)項(xiàng)目是帶模擬電視芯片的，以前就出現(xiàn)過(guò)模擬電視芯片的I2C地址沒(méi)有去配，導(dǎo)致出現(xiàn)漏電情況，遂立馬去看是不是這個(gè)問(wèn)題，結(jié)果是遺憾的，配了！那再仔細(xì)檢查了基帶的GPIO口和其他的I2C，發(fā)現(xiàn)都配
2011-12-15 18:34:39
上拉電阻的作用
2021-01-29 07:18:20
1、介紹使用微控制器（MCUs） 或任何數(shù)字邏輯設(shè)備時(shí)，上拉電阻器非常常見(jiàn)。本教程將解釋何時(shí)何地使用上拉電阻器，然后我們將做一個(gè)簡(jiǎn)單的計(jì)算，以顯示為什么上拉很重要。2、上拉電阻是什么？假...
2022-02-09 06:35:16
stc89c52單片機(jī)除了p0口其他io口都沒(méi)有集成上拉電阻。上拉電阻的作用：?jiǎn)纹瑱C(jī)內(nèi)部控制io口高低電平是通過(guò)類似場(chǎng)效應(yīng)管或三極管的裝置進(jìn)行控制的，以三極管為例，三極管的集電極連接電源負(fù)極集電極
2022-01-14 07:14:42
。2、OC 門電路必須加上拉電阻，以提高輸出的搞電平值。3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在COMS 芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉...
2021-07-27 06:52:51
。2、OC門電路必須加上拉電阻，才能使用。3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗
2014-05-12 08:24:37
上拉、下拉電阻的作用
2012-08-20 14:53:59
什么是上拉和下拉電路？上拉與下拉電路的實(shí)際作用是什么？上/下拉電阻阻值的選擇原則是什么？
2021-09-29 07:14:38
波干擾?！ ?、在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。 四、上拉電阻阻值選擇原則 1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大，電流小。 2、從確保足夠
2020-12-14 17:21:30
論壇$ |+ @( I8 o& g1 Y2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小；電阻小，電流大。對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。EDA365- K) l% _7 b5 T+ J-
2014-11-17 10:24:15
的輸出接口就不要接?xùn)|西了。 舉例： 圖中上下兩個(gè)電阻分別為下拉電阻和上拉電阻,上拉就是將A點(diǎn)的電位拉高,下拉就是將A點(diǎn)的電位拉低,圖中的12k有些是沒(méi)有畫出來(lái)的,或者是沒(méi)有的. 他們的作用就是在電路驅(qū)動(dòng)器關(guān)閉時(shí),給該節(jié)點(diǎn)一個(gè)固定的電平
2018-06-28 06:21:54
)，輸入用。為低電平信號(hào)輸入作了優(yōu)化，省去外部上拉電阻，例如按鍵輸入，低電平中斷觸發(fā)信號(hào)輸入3 推挽強(qiáng)輸出狀態(tài)，驅(qū)動(dòng)能力特強(qiáng)(>20mA),可直接推動(dòng)LED，而且高低驅(qū)動(dòng)能力對(duì)稱.在實(shí)際應(yīng)用中，我
2011-11-15 14:10:42
(不知道是低電平還是高電平)，那么這個(gè)狀態(tài)就是開(kāi)漏狀態(tài)，所以此時(shí)要向外圍電路輸出一個(gè)高電平是不可能的，如果想輸出一個(gè)高電平，則必須在NPN的集電極上面來(lái)一個(gè)上拉電阻。這時(shí)又體現(xiàn)出上拉的一個(gè)作用：就是將不
2020-06-12 07:52:09
GPIO上有上拉電阻嗎？
如果不是，那么當(dāng)您釋放按鈕時(shí)，GPIO 基本上只是浮動(dòng)的，可以是任何值。
要么從 GPIO 上拉 10K 到 3.3V，要么將 pinMode 更改為 INPUT_PULLUP。后者將使用大約 36K 的內(nèi)部上拉電阻，只要到按鈕的引線相當(dāng)短就可以了
2023-05-22 06:54:06
如題！最近設(shè)計(jì)I2C的時(shí)候，考慮上拉電阻的位置有這個(gè)疑問(wèn)
2019-02-19 15:39:49
Quartus II 中管腳上拉電阻（弱上拉）的設(shè)置方法Quartus II 中管腳上拉電阻（弱上拉）的設(shè)置方法在使用 Altera 的 FPGA 時(shí)候，根據(jù)系統(tǒng)設(shè)計(jì)需要在管腳的內(nèi)部加上上拉電阻
2012-08-12 16:10:09
按下時(shí)，由于干擾，可能高也可能是低信號(hào)輸入。根據(jù)實(shí)際需要，為保證WK_UP不被按下時(shí)，STM32能夠確定檢測(cè)到IO口是低電平，所以設(shè)置接入下拉電阻。2、上拉電阻和下拉電阻上拉電阻...
2021-08-18 06:27:20
ds18b20電路中的上拉電阻R3是什么作用？
2016-04-10 20:48:58
下拉電阻使電阻匹配，能有效的抑制反射波干擾。5、預(yù)設(shè)空間狀態(tài)/默認(rèn)電位在一些CMOS輸入端接上拉或下拉電阻是為了預(yù)設(shè)默認(rèn)電位。當(dāng)不用這些引腳時(shí)，這些輸入端下拉接低電平或上拉接高電平。在I2C等總線
2019-10-08 07:00:00
上拉下拉電阻的定義以及用法為什么要使用拉電阻上拉電阻阻值的選擇原則
2021-04-06 06:06:42
上拉、下拉以及對(duì)應(yīng)上拉電阻和下拉電阻的作用原理一、什么是上拉和下拉電路上拉（Pull Up ）或下拉（Pull Down）電阻兩者統(tǒng)稱為拉電阻上拉就是單片機(jī)的IO口串聯(lián)一個(gè)電阻到VDD；下拉就是
2021-07-26 06:46:17
CMOS 輸入端接上或下拉電阻是為了預(yù)設(shè)缺省電位。當(dāng)你不用這些引腳的時(shí)候，這些輸入端下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時(shí)的狀態(tài)是由上下拉電阻獲得。
6. 提高芯片輸入信號(hào)的噪聲容限
2023-05-18 17:30:56
仿真電路如圖，感覺(jué)上拉電阻沒(méi)起作用，試著刪除上拉電阻發(fā)現(xiàn)對(duì)的仿真還是這個(gè)結(jié)果，說(shuō)明這上拉電阻根本沒(méi)用啊。上拉電阻難道不是這么連的嗎，而且為什么只有P1口的數(shù)碼管成功驅(qū)動(dòng)了？大神們快來(lái)幫幫我吧!
2016-06-30 11:15:11
上拉電阻那它的端口在默認(rèn)值為高電平，你要控制它必須用低電平才能控制如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來(lái)成為低電平。反之，C、尤其用在接口電路中，為了得到確定的電平，一般
2018-11-30 11:55:14
上拉電阻在單片機(jī)電路中的作用主要有以下幾點(diǎn)：
限制電流的流動(dòng)：在單片機(jī)電路中，電阻的作用之一是限制電流的流動(dòng)。電阻的阻值越大，通過(guò)電阻的電流就越小，反之亦然。通過(guò)選擇不同阻值的電阻，可以控制電路中
2023-09-05 16:45:53
上拉電阻： 1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 2
2019-09-06 15:19:36
在 NPN 的集電極上面來(lái)一個(gè)上拉電阻。這時(shí)又體現(xiàn)出上拉的一個(gè)作用：就是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位(保持)在一個(gè)高電平上，下拉同理。這里對(duì)于 OC 門還有一個(gè)應(yīng)用，可以控制高電位的電路，如果外圍電路
2020-10-12 09:37:23
上拉電阻的主要作用，是在電路的運(yùn)行過(guò)程中與上接電阻進(jìn)行配合，在電路驅(qū)動(dòng)器關(guān)閉時(shí)保證電路的固定電平。可見(jiàn)下拉電阻在電路中的主要作用就是保持電路的正常運(yùn)行，維持電路的正常運(yùn)行。那么在對(duì)上拉電阻進(jìn)行
2016-01-20 10:39:09
I2C上拉電阻 在一些PCB的layout中，大家往往會(huì)看到在I2C通信的接口處，往往會(huì)接入一個(gè)4.7K的電阻，有的datasheet上面明確有要求，需要接入，有的則沒(méi)有要求。 I2C接口 對(duì)于
2022-01-14 07:22:21
/show-1821.htm 在數(shù)字邏輯電路中，我們經(jīng)常使用上拉或下拉電阻，用多了也比較隨意， 10K.5.6K.4.7K.1K都能看到，那么到底用多少了？如何量化呢？先來(lái)看看我的一個(gè)設(shè)計(jì)教 訓(xùn)：在一塊應(yīng)用板中，應(yīng)用環(huán)境比較
2017-11-16 17:16:04
一塊電路板，需要在工業(yè)或者強(qiáng)干擾場(chǎng)合應(yīng)用，如何提高抗干擾能力呢？我結(jié)合實(shí)際經(jīng)驗(yàn)教訓(xùn)來(lái)探討一下，首先來(lái)說(shuō)說(shuō)上拉電阻。http://www.gooxian.com/ 在數(shù)字邏輯電路中，我們經(jīng)常使用上拉或
2017-08-28 09:29:41
），這會(huì)產(chǎn)生大量的熱，如果系統(tǒng)采用的是電池供電，那么電池電量很快就會(huì)被耗盡。除了避免微控制器懸空I/O管腳的相關(guān)問(wèn)題，在使用開(kāi)漏拓?fù)?b class="flag-6" style="color: red">電路時(shí)，上拉電阻也是必要的。我們在一篇演講文章中詳細(xì)討論了開(kāi)漏電路設(shè)計(jì)。圖
2018-11-30 09:12:02
上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻鉗位在高電平，電阻同時(shí)起限流作用。下拉同理，也是將不確定的信號(hào)通過(guò)一個(gè)電阻鉗位在低電平。
2020-08-14 06:35:49
引起的功耗同樣適用于輸出拉電阻，因此拉電阻不宜太小，但在輸出信號(hào)速度比較快的電路下，拉電阻也不宜太大，如下圖所示為I2C總線上拉電阻的參考最大值（來(lái)自ST存儲(chǔ)芯片 AT24C02數(shù)據(jù)手冊(cè)）。在總線上總會(huì)有
2020-08-19 09:00:00
效的抑制反射波干擾。5、預(yù)設(shè)空間狀態(tài)/默認(rèn)電位在一些CMOS輸入端接上拉或下拉電阻是為了預(yù)設(shè)默認(rèn)電位。當(dāng)不用這些引腳時(shí)，這些輸入端下拉接低電平或上拉接高電平。在I2C等總線上空閑時(shí)的狀態(tài)是由上下拉電阻
2019-10-11 08:30:00
開(kāi)發(fā)板I2C連接到RTC（RX8010）芯片，I2C總線上沒(méi)有接上拉電阻，LS1012A手冊(cè)上說(shuō)它的I2C是open drain輸出的，為什么沒(méi)有上拉電阻？ 哪位能幫助解釋一下，謝謝
2022-01-05 06:28:48
引腳的輸出時(shí)，一個(gè)具有上拉功能，而沒(méi)有上拉的只是在PWM引腳的輸出上顯示零伏。上拉導(dǎo)致PIC復(fù)位，即使我沒(méi)有在配置位（即MCLR復(fù)位選項(xiàng)-在一些PIC中出現(xiàn)）中“告訴”它這樣做。請(qǐng)參閱下面的配置位。我
2020-05-06 13:23:48
為400pF。之后需要I 2 C緩沖芯片。這通常發(fā)生在用于7位可尋址I 2 C實(shí)現(xiàn)的112個(gè)器件的理論尋址限制之前。現(xiàn)在，根據(jù)實(shí)際的經(jīng)驗(yàn)法則，這里是您應(yīng)該考慮在電路中測(cè)試的電阻值，看看您是否獲得了所需的性能
2018-11-09 09:14:56
什么是上拉電阻？上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻鉗位在高電平，電阻同時(shí)起限流作用。下拉同理，也是將不確定的信號(hào)通過(guò)一個(gè)電阻鉗位在低電平。為什么需要上拉電阻？一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒(méi)有內(nèi)
2021-08-12 13:35:38
二極管正極去控制把上拉電阻的電流拉下來(lái)成為低電平。尤其用在接口電路中,為了得到確定的電平,一般采用這種方法,以保證正確的電路狀態(tài),以免發(fā)生意外,比如,在電機(jī)控制中,逆變橋上下橋臂不能直通,如果它們都用
2014-08-21 09:56:08
的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠?。?b class="flag-6" style="color: red">電阻小，電流大。3、對(duì)于高速電路，過(guò)大的上拉電阻
2011-06-02 16:03:48
的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小；電阻小，電流大。3、對(duì)于高速電路，過(guò)大的上拉電阻可能
2012-06-10 21:25:15
前言：在一張?jiān)韴D中無(wú)論時(shí)上拉還是下拉都是非常普遍的，轉(zhuǎn)載此文章，可以很快的理解上拉電阻與下拉電阻的原理與作用。如果還沒(méi)有理解，可以參考上拉與下拉的原理與應(yīng)用2者共同的作用是：避免電壓的“懸浮
2022-01-14 08:28:26
電阻是指器件的輸入電流，而下拉電阻指的是輸出電流。 那么在什么時(shí)候用上、下拉電阻呢？1.當(dāng)TTL電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2
2017-05-22 18:49:54
夠，就需要加上拉電阻。B、如果有上拉電阻那它的端口在默認(rèn)值為高電平，你要控制它必須用低電平才能控制如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來(lái)成為低電平。反之，C、尤其用在接口電路
2015-06-26 14:26:17
電路：一、普通IO口1、基級(jí)(②位置)為低電平時(shí)，PNP導(dǎo)通,此時(shí)單片機(jī)IO口輸出的是低電平，當(dāng)基級(jí)(②位置)為高電平時(shí)，PNP導(dǎo)通，此時(shí)單片機(jī)IO口輸出的是高電平。2、這里注意，④位置上是一個(gè)上拉電阻
2020-07-30 08:30:00
請(qǐng)問(wèn)用TMS320C5515的GPIO口模擬I2C是否需要加上拉電阻？
2018-07-31 07:48:20
為了避免出現(xiàn)任何不受控制的I/O電平，STM32F10xxx在JTAG輸入引腳內(nèi)部嵌入了上拉和下拉電阻： ●JNTRST：內(nèi)部上拉 ●JTDI：內(nèi)部上拉 ●JTMS/SWDIO：內(nèi)部上拉 ●TCK
2019-04-23 19:01:31
stm32f051的i2c需要外接上拉電阻嗎，直接用內(nèi)部上拉行不行，還有庫(kù)中的I2C_Init函數(shù)中有這么一句/* Enable I2Cx Peripheral */I2Cx->CR1 |= I2C_CR1_PE;為什么初始化有些i2c寄存器需要使能i2c。最后附上波形，希望哪位大哥幫幫忙，看看是什么問(wèn)題。
2019-03-12 07:14:31
請(qǐng)問(wèn)為什么有時(shí)在I2C中將SDA和SCL 上加各加個(gè)上拉電阻呢？
2023-05-08 18:01:37
請(qǐng)問(wèn)用TMS320C5515的GPIO口模擬I2C總線需要接外部上拉電阻嗎？需要的話阻值為多少比較合適呢？
2019-10-28 09:37:43
輸出端的電位。示例：51單片機(jī)中除了P0口有兩個(gè)場(chǎng)效應(yīng)管，其余三個(gè)端口P1,P2,P3都有上拉電阻。如下圖所示：作用除此之外，上拉電阻作用還有很多。比如CMOS芯片上輸入的電阻一般很大，為了防止靜電造成損壞，不用的管腳不能懸空，一般會(huì)接上拉電阻來(lái)保護(hù)內(nèi)部電路；加上拉電阻還能提高輸出端的電流
2022-01-25 06:28:33
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論