1. 了解邏輯分析儀的基本工作原理。
2. 掌握虛擬邏輯分析儀的使用。
3. 會(huì)用邏輯分析儀進(jìn)行數(shù)字電路的測(cè)試分析。

二、實(shí)驗(yàn)內(nèi)容

1. 組合邏輯譯碼器74138實(shí)驗(yàn)。
2. 時(shí)序邏輯電路十進(jìn)制計(jì)數(shù)器74190及數(shù)碼顯示實(shí)驗(yàn)。
3. 用邏輯分析儀測(cè)試組合邏輯譯碼器74138實(shí)驗(yàn)。
4. 用邏輯分析儀測(cè)試時(shí)序邏輯電路十進(jìn)制計(jì)數(shù)器74190及數(shù)碼顯示實(shí)驗(yàn)。

1. 1.SJ-8002B電子測(cè)量實(shí)驗(yàn)箱?? ? ?? ? ? ? ? ? ? ?? ? ?? 1臺(tái)
2．計(jì)算機(jī)(具有運(yùn)行windows2000和圖形化控件的能力)?????? 1臺(tái)
3. SJ-7002 CPLD實(shí)驗(yàn)板　　　　　???? ? ?? ? ? ? ?? ? ?? １塊
4 . 短接線若干

四、實(shí)驗(yàn)原理

?? 4.1 邏輯分析儀原理

?? 邏輯分析儀的組成結(jié)構(gòu)如圖9-1所示，它主要包括數(shù)據(jù)捕獲和數(shù)據(jù)顯示兩大部分。由于數(shù)字系統(tǒng)的測(cè)試一般要觀察較長(zhǎng)時(shí)間范圍的信號(hào)間邏輯關(guān)系或較長(zhǎng)的數(shù)據(jù)流才能進(jìn)行分析，邏輯分析儀一般采用先進(jìn)行數(shù)據(jù)捕獲即采集并存儲(chǔ)數(shù)據(jù)，然后進(jìn)行數(shù)據(jù)顯示并觀察分析的方式。因此邏輯分析儀內(nèi)部結(jié)構(gòu)可劃分為兩大部分：數(shù)據(jù)捕獲及數(shù)據(jù)顯示。數(shù)據(jù)捕獲部分包括信號(hào)輸入、采樣、數(shù)據(jù)存儲(chǔ)、觸發(fā)產(chǎn)生和時(shí)鐘電路等。外部被測(cè)信號(hào)送到信號(hào)輸入電路，與門限電平進(jìn)行比較，通過比較器整形為符合邏輯分析儀內(nèi)部邏輯電平的信號(hào)（如TTL電平信號(hào)）。采樣電路在采樣時(shí)鐘控制下對(duì)信號(hào)進(jìn)行采樣，采樣獲得的數(shù)據(jù)流送到觸發(fā)產(chǎn)生電路進(jìn)行觸發(fā)識(shí)別，根據(jù)數(shù)據(jù)捕獲方式，在數(shù)據(jù)流中搜索特定的數(shù)據(jù)字（觸發(fā)字），當(dāng)搜索到符合條件的觸發(fā)字時(shí)，就產(chǎn)生觸發(fā)信號(hào)。數(shù)據(jù)存儲(chǔ)電路在觸發(fā)信號(hào)的作用下進(jìn)行相應(yīng)的數(shù)據(jù)存儲(chǔ)控制，而時(shí)鐘電路可以選擇外時(shí)鐘或內(nèi)時(shí)鐘作為系統(tǒng)的工作時(shí)鐘。數(shù)據(jù)捕獲完成后，由顯示控制電路將存儲(chǔ)的數(shù)據(jù)以適當(dāng)方式（波形或字符列表等）顯示出來，以便對(duì)捕獲的數(shù)據(jù)進(jìn)行觀察分析。

???? ? ? ? ? ? ? ?

?? （1）虛擬邏輯分析儀組成

??? 虛擬邏輯分析儀是計(jì)算機(jī)作為數(shù)據(jù)的顯示控制，顯示器和鼠標(biāo)、鍵盤作為邏輯分析儀的用戶面板，本實(shí)驗(yàn)箱構(gòu)成的邏輯分析儀如圖2所示。

????? ? ? ? ? ? ??? ?? ?

??? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? ?? 圖2 邏輯分析儀組成框圖

??（2）邏輯分析儀功能指標(biāo)???? 通道數(shù)：共24????? 時(shí)鐘：外時(shí)鐘和內(nèi)時(shí)鐘

?? 內(nèi)時(shí)鐘頻率：25K、50K、100K、250K、500K、1M、5M、10M

??? B：數(shù)據(jù)顯示，分為二進(jìn)制、十六進(jìn)制和十進(jìn)制顯示，只能顯示前1000點(diǎn)

? （3）邏輯分析儀用戶面板和使用操作

????? ??? ?? ???

??? ?? ? ?? ? ? ?? ? ?? ? ?? ?? ? ? ??? 圖3?? 虛擬邏輯分析儀面板

?? 操作步驟：
?? 1）選擇內(nèi)/外時(shí)鐘
?? 2）選擇測(cè)量顯示點(diǎn)數(shù)
?? 3）選擇觸發(fā)方式（每次必需），若選擇字觸發(fā)，彈出如圖4－4所示設(shè)置觸發(fā)字窗口，每個(gè)數(shù)據(jù)位可分別選擇低電平、高電平、任意。
?? 4）點(diǎn)擊“開始”，等待采集結(jié)束。
?? 5）對(duì)比波形顯示和數(shù)據(jù)顯示，觀察和分析測(cè)量結(jié)果
? 注意：1）選擇的點(diǎn)數(shù)太多，而時(shí)鐘又比較低時(shí)，所需的測(cè)量時(shí)間會(huì)比較長(zhǎng)。因?yàn)闇y(cè)量時(shí)間約等于時(shí)鐘的周期乘以測(cè)量點(diǎn)數(shù)。
??? ?? 2）選擇字觸發(fā)方式，有可能沒有滿足條件的信號(hào)出現(xiàn)，則得不到測(cè)量結(jié)果。

??? ?? ? ?? ?? ?? ? ?

?? ?? ? ?? ?? ?? ? ?? ?? ?? ?? ? ?? 圖4??? 字觸發(fā)設(shè)置面板

??? 本實(shí)驗(yàn)的被測(cè)電路使用實(shí)驗(yàn)箱配套的CPLD實(shí)驗(yàn)板，被測(cè)電路已下載到實(shí)驗(yàn)板上的CPLD芯片中。在講解被測(cè)電路之前，先介紹CPLD實(shí)驗(yàn)板。

??? ??? ?? ??? ?? ?? ??????? ??? ?? ???? ?? ??? ??? ????

?

?

?

?

?

?

?

?

?? CPLD實(shí)驗(yàn)板除與62芯插座相連外（接連接到實(shí)驗(yàn)箱的邏輯分析儀電路），還包括以下獨(dú)立電路：

?? 1）、數(shù)字信號(hào)輸入：

?? 8個(gè)ON～OFF(K1～K8)開關(guān)

?? 2）、數(shù)字信號(hào)輸出（顯示）：

?? 8個(gè)LED燈(LED1～LED8)，低電平點(diǎn)亮
?? 3個(gè)LED 7段數(shù)碼管，采用動(dòng)態(tài)掃描方式，L1、L2、L3為位選信號(hào)，低有效，A、B、……、G為7段碼，DP為小數(shù)點(diǎn)，均為低有效。
?? 3）時(shí)鐘晶振：頻率為1MHz，已連接到CPLD的時(shí)鐘引腳

?? CPLD內(nèi)部電路（被測(cè)電路）

?? 在CPLD內(nèi)已下載了兩個(gè)電路，一個(gè)是74138電路，一個(gè)是時(shí)鐘分頻電路、計(jì)數(shù)器74190和BCD碼－七段譯碼器7447的電路。芯片的真值表見本實(shí)驗(yàn)的附表。

? ? ??

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖6 CPLD內(nèi)部電路和連接關(guān)系
?? 說明：

?? 1、CPLD板的時(shí)鐘使用1.000MHz的晶振，經(jīng)過219 分頻后以約2Hz的頻率用十進(jìn)制計(jì)數(shù)器74190計(jì)數(shù)，以215 分頻后以30.5Hz的頻率作為邏輯分析儀的外部時(shí)鐘輸入。

?? 2、使用CPLD板的1.000MHz的晶振時(shí)鐘，需放置CPLD板上的S1短路塊位置在右面。

?? 3、DO0～DO23即連接到邏輯分析儀的A0～A23輸入通道。

五、實(shí)驗(yàn)步驟

?? 5.1.不使用邏輯分析儀的電路實(shí)驗(yàn) 組合邏輯電路74138功能實(shí)驗(yàn)。

圖4－7??? CPLD內(nèi)三－八譯碼器74138邏輯及外圍連線

表1 74138功能驗(yàn)證表

?? 計(jì)數(shù)器實(shí)驗(yàn)。

?? 按圖4-8連接CPLD板，7段譯碼器輸出接數(shù)碼管的段，數(shù)碼管的位選L1（L1、 L2 、L3可以任選一位）接低電平（可由開關(guān)K提供），p5接開關(guān)K2,(可輸入高或低電平)，外加+5V直流電源或把實(shí)驗(yàn)板插入實(shí)驗(yàn)箱，觀察四位十進(jìn)制計(jì)數(shù)器74190輸出的計(jì)數(shù)值經(jīng)譯碼后在數(shù)碼管顯示數(shù)值的變化結(jié)果，并填入表2。

?? 說明：CPLD板的時(shí)鐘使用1.000MHz的晶振，經(jīng)過219 分頻后以約2Hz的頻率用十進(jìn)制計(jì)數(shù)器74190計(jì)數(shù)，以216 分頻后以16Hz的頻率作為時(shí)鐘選擇的外部時(shí)鐘。
?? 使用CPLD板的1.000MHz的晶振時(shí)鐘，放置CPLD板上的S1短路塊位置在右面。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? 表2 計(jì)數(shù)器測(cè)試結(jié)果

P5? 時(shí)鐘	1	2	3	4	5	6	7	8	9	10	11
? L
? H

???? ?? ??? ?

???? ??? ??? ???? ??????? 圖8? CPLD內(nèi)十進(jìn)制計(jì)數(shù)器74190與數(shù)碼顯示及外圍連線

?? 5.2 使用邏輯分析儀測(cè)試電路實(shí)驗(yàn)（時(shí)鐘觸發(fā)方式）

? （1） 按如圖4-9所示連接電路，將74190的輸出QC/QB/QC分別連接74LS138的輸入C/B/A,其余連線與前面的實(shí)驗(yàn)連線相同，將CPLD板插入實(shí)驗(yàn)箱主板62芯插座。再打開電源。

?? 使用CPLD板的1.000MHz的晶振時(shí)鐘，放置CPLD板上的S1短路塊位置在右面。

?? 使用邏輯分析儀時(shí)，選用外時(shí)鐘，時(shí)鐘觸發(fā)，顯示點(diǎn)數(shù)100~200點(diǎn)。

????????

?? ? ?? ? ?? ?? ? ? ?? 圖9 ? CPLD邏輯及外圍連線與實(shí)驗(yàn)平臺(tái)的連接圖

表3?? P5=0時(shí)邏輯分析儀測(cè)試結(jié)果

表4?? P5=1時(shí)邏輯分析儀測(cè)試結(jié)果

?? 5.3 使用邏輯分析儀測(cè)試電路實(shí)驗(yàn)（選字觸發(fā)方式）

?? 連線和前面2相同，只是邏輯分析儀的觸發(fā)方式選“字觸發(fā)”，設(shè)置觸發(fā)字A3～A0為0000，其余為任意，進(jìn)行多次測(cè)試。觀察虛擬邏輯分析儀中對(duì)應(yīng)的輸入輸出的時(shí)序邏輯，比較字觸發(fā)與時(shí)鐘觸發(fā)的區(qū)別。 改變觸發(fā)字，進(jìn)行測(cè)試，比較測(cè)試結(jié)果有何特點(diǎn)？

六、思考和練習(xí)

?? 1、采集時(shí)鐘的選擇原則是什么？

?? 2、字觸發(fā)一定能觸發(fā)嗎？

附表：三－八譯碼器74138、十進(jìn)制計(jì)數(shù)器74190和BCD-十進(jìn)制譯碼器7447的真值表。

?? ? ? ??? ? ? ? ? ? ??? ????????? 74138真值表?? （G2*= G2AN∨G2BN）

? 74190真值表

?

7447真值表