常規(guī)的差分晶振輸出波形均屬于方波，且輸出功率比較大，驅(qū)動(dòng)能力較強(qiáng)，但諧波分量非常多。這兩種輸出模式是差分晶振的輸出邏輯，兩者的相位剛好相反，因此它們能夠組成更高性能的系統(tǒng)，同時(shí)還能消除共模噪聲。差分輸出可以滿足高速數(shù)據(jù)傳輸，應(yīng)用于高速計(jì)算機(jī)，數(shù)字通信系統(tǒng)，雷達(dá)，測(cè)量?jī)x器，頻率合成器等。

下面SiTime樣品中心為您解析常規(guī)差分晶振常見的兩種輸出波形：

一、PECL輸出

英文：Positive Emitter Coupled Logic

中文：正射極耦合邏輯電平

PECL在高速領(lǐng)域內(nèi)一個(gè)非常重要的邏輯電路。它電路速度快，驅(qū)動(dòng)能力小，噪聲小，高頻。但是功耗大，不同的電平不能驅(qū)動(dòng)。如果用低電壓3.3V/2.5V電源，則被稱為L(zhǎng)VPECL， 即Low Voltage PECL。

PECL輸出晶振優(yōu)勢(shì)：

1.由于大電壓擺動(dòng)，具有非常好的抖動(dòng)性能。

2.理想應(yīng)用于高速電路。

3.能夠驅(qū)動(dòng)長(zhǎng)傳輸線。

PECL輸出晶振缺點(diǎn)：

1.與單端輸出相比，差分輸出和外部直流偏置會(huì)產(chǎn)生更大的功耗。

2.與1.8V電源不兼容。

二、LVDS 輸出

英文：Low Voltage Differential Signaling

中文：低電壓差分信號(hào)

LVDS輸出是由美國(guó)國(guó)家半導(dǎo)體公司研發(fā)出來的。CMOS/TTL接口傳送速率不高，距離較短，抗EMI電磁干擾能力較差。然而，LVDS可以解決這些問題，速率高，噪聲低，距離遠(yuǎn)，傳輸準(zhǔn)確。LVDS輸出頻率最高可達(dá)到2.1GHz，電壓在1.8~3.3V。

LVDS輸出的優(yōu)劣點(diǎn)：

1、由于較小的電壓擺幅(通常約為350mV)，與LV-PECL差分晶振輸出相比功耗更低。

2、不易受噪音影響。

3、與CMOS/TTL相比，EMI輻射更低。

LVDS的劣勢(shì)是與PECL相比，抖動(dòng)性能降低。

關(guān)于SiTime公司

SiTime 公司是全球領(lǐng)先的MEMS振蕩器品牌，公司成立于2005年。在美國(guó)、荷蘭、俄羅斯、烏克蘭等全球多處設(shè)有研發(fā)中心，具有自己主知識(shí)產(chǎn)權(quán)的MEMS 諧振器晶圓在德國(guó)BOSCH生產(chǎn)，CMOS晶圓在中國(guó)臺(tái)灣臺(tái)積電生產(chǎn)。封裝及測(cè)試有中國(guó)臺(tái)灣日月光、馬來西亞Carsem及新加坡UTAC。成立至今，已經(jīng)開發(fā)具有獨(dú)自專利的65種時(shí)鐘產(chǎn)品種類，廣泛應(yīng)用于消費(fèi)、工業(yè)、汽車、通信、航天航空等行業(yè)。

關(guān)于SiTime大中華區(qū)樣品中心（簡(jiǎn)稱：SiTime樣品中心）

SiTime全硅MEMS振蕩器已累計(jì)出貨超過十億片，越來越多的全球一流電子廠商正受益于SiTime所提供的優(yōu)越價(jià)值，并一致認(rèn)為SiTime是最優(yōu)的時(shí)鐘選擇！

為更好的服務(wù)與支持越來越多的客戶應(yīng)用，SiTime公司與晶圓電子（Jointech）共同合作成立“SiTime樣品中心”，并推出24小時(shí)急速樣品服務(wù)?？商峁┟赓M(fèi)樣品、現(xiàn)貨直采、替代選型、技術(shù)支持等服務(wù)！

ymf