電子發(fā)燒友網(wǎng)訊：PLD戰(zhàn)場頗不寧靜，恰似暴風雨前夕。各大廠商看似各司其職，卻又爭先恐后。Xilinx 20nm大張旗鼓繼續(xù)超越一代原因幾何？lattice半導體又為何急推FPGA創(chuàng)新方案？科通集團Allegro 16.6與本土需求結(jié)合到底給設(shè)計帶來哪些優(yōu)化？電子發(fā)燒友網(wǎng)為您對過去一周PLD行業(yè)焦點進 行梳理和整合，特此推出最新一期《PLD每周焦點聚焦 （12.03-12.09）》，以饗讀者。

　　1. PLD廠商資訊快遞

　　1.1 賽靈思（Xilinx）湯立人將在2012 SEMICON JAPAN發(fā)表主題演講

　　美通社——賽靈思公司2012年12月2日宣布，將于2012年12月5 - 7日參加在日本東京幕張國際展覽中心&國際會議廳舉行的SEMICON JAPAN展覽會。

　　賽靈思全球高級副總裁亞太區(qū)執(zhí)行總裁湯立人將同來自東芝、英特爾和臺積電的高管們一起在開幕式主題演講中發(fā)表演講。屆時，湯立人發(fā)表的演講為“All Programmable 3D IC：超越摩爾定律”。賽靈思日本子公司總裁兼代表處總經(jīng)理Sam Rogan將同Altera、Freescale半導體、英特爾及NVIDIA的日本子公司代表者一起參加美國供應(yīng)鏈論壇。屆時，Sam Rogan的主題演講是“提供All Programmable 電子系統(tǒng)—超越下一代”。

　　1.2 攝像機領(lǐng)域合作共贏，Lattice秀FPGA安防領(lǐng)域新成果

　　近日，在北京舉辦的安博會上，萊迪思（Lattice）就展示了采用其低密度和超低密度FPGA的新型攝像機設(shè)計解決方案和HDR-60開發(fā)套件。此外，Lattice工作人員還向記者介紹了Lattice在安防領(lǐng)域的相關(guān)技術(shù)，并且還提到只要找準自己的定位，互補不足，合作共贏應(yīng)該是最好的選擇。

　　1.3 CAST公司：基于FPGA和ASIC的H.264 High Profile視頻編碼器IP核

　　由半導體知識產(chǎn)權(quán)供應(yīng)商CAST Inc. 提供的基于FPGAs和ASICs的H.264High Profile視頻編碼器IP核現(xiàn)已上市。高清H.264/AVC視頻編碼器核專為對高清視頻具有嚴格要求的HD廣播、專業(yè)攝像機、視頻刻錄等產(chǎn)品研制，具有出眾的視頻效果、極佳的播放性能及便捷的系統(tǒng)集成等特性。Intra-only版本以其極低的延遲性而適用于實時應(yīng)用，同時適用于AVC-Intra 50和AVC-Intra 100的壓縮模式。

　　1.4 Synopsys完成對思源科技的合并

　　全球芯片設(shè)計及電子系統(tǒng)軟件暨IP領(lǐng)導廠商新思科技（Synopsys）已完成思源科技（SpringSoft）合并案?？偛课挥?**新竹的思源科技乃一專業(yè)IC設(shè)計軟件廠商，新思科技已順利收購思源科技所有在外流通股權(quán)。新思科技于今年10月1日完成公開收購思源科技91.64%股份，并于 11月30日達100%持股，思源科技的股票目前已停止交易。

　　2. PLD芯品新知

　　2.1 搶食移動應(yīng)用 萊迪思急推FPGA創(chuàng)新設(shè)計方案

　　萊迪思半導體公司（Lattice）2012年12月3日日宣布將于1月8日至11日在拉斯維加斯舉辦的消費電子展（CES）上召開一個見面會，屆時將展示一些新的基于FPGA的設(shè)計解決方案，適用于消費電子和移動設(shè)備。

　　Lattice的iCE40和MachXO2 FPGA因其小尺寸、低功耗和低成本等優(yōu)點，廣泛用于移動設(shè)備和消費類電子產(chǎn)品，如智能手機、平板電腦、電子閱讀器、數(shù)碼相機和平板電視等。

　　2.2 賽普拉斯推出PSoC 5LP可編程片上系統(tǒng)系列

　　2012年12月7日，北京訊，Cypress公司日前推出了完全認證的PSoC 5LP可編程片上系統(tǒng)系列。這些全新器件可提供無與倫比的高性能可編程模擬、ARM Cortex-M3器件上最佳的ADC、以及利用80多個預驗證可隨時投產(chǎn)的PSoC Creator IDE組件設(shè)計定制系統(tǒng)的靈活性。其它領(lǐng)先同類競爭產(chǎn)品的特性包括0.5-V集成升壓啟動、1.71-5.5-V全功能模擬以及業(yè)界最廣泛的工作電壓范圍（0.5-5.5V）等。這些功能讓需要單節(jié)電池性能和高精度模擬的全新應(yīng)用面向固定功能MCU之外的世界敞開了大門。PSoC 5LP器件現(xiàn)已開始供貨。

?

　　2.3 PCB設(shè)計高速、小型化發(fā)展，Allegro 16.6助力布局優(yōu)化

　　科通集團日前深圳召開Cadence Allegro 16.6技術(shù)研討會，與工程師分享Cadence Allegro 16.6的最新功能特點?？仆瘓F表示，將以本地化的優(yōu)質(zhì)服務(wù)，把Cadence Allegro 16.6的優(yōu)勢與本土需求結(jié)合，讓工程師深入了解Cadence Allegro 16.6給設(shè)計帶來的優(yōu)化。在高速、高密度PCB設(shè)計方面，Cadence提供了很好的解決方案來優(yōu)化電路板布局。

　　3. PLD市場動態(tài)掃描

　　3.1 以28納米為基礎(chǔ)，賽靈思（Xilinx）20納米繼續(xù)超越

　　賽靈思（Xilinx）宣布旗下20納米產(chǎn)品的發(fā)展策略，其中包括基于28nm技術(shù)基礎(chǔ)的新一代的8系列全部可編程門陣列（All Programmable FPGA）產(chǎn)品和第二代3D IC和系統(tǒng)單晶片（SoC）元件產(chǎn)品，提供超越一個技術(shù)世代的系統(tǒng)效能、功耗和可編程系統(tǒng)整合度。

　　這些全新的20納米元件都將與賽靈思的Vivado設(shè)計套件進行協(xié)同最佳化，以確保最高的設(shè)計生產(chǎn)力和最高結(jié)果品質(zhì)，可廣泛適用于各種新一代的系統(tǒng)，提供無可媲美的特定應(yīng)用積體電路（ASIC）和特定應(yīng)用標準產(chǎn)品（ASSP）替代方案。

　　3.2 Mentor公司CEO：突破十億邏輯門設(shè)計的障礙

　　為保證芯片良率，包括IC設(shè)計公司、代工廠、IP/EDA工具供應(yīng)商在內(nèi)的產(chǎn)業(yè)鏈各環(huán)節(jié)需要密切合作，縮短研發(fā)周期并降低成本。日前，就相關(guān)熱點話題Mentor Graphics公司董事會主席兼CEO Wally Rhines進行了相關(guān)解釋，從EDA產(chǎn)業(yè)機遇與挑戰(zhàn)并存、Mentor Graphics如何建立競爭優(yōu)勢、探討3D IC是否進入黃金發(fā)展期等幾個方面來論述突破十億邏輯門設(shè)計障礙的必要性。

　　3.3 展望2013：萊迪思或致力進軍安防、汽車和消費市場

　　一直以來，萊迪思的FPGA以低密度和超低密度為特色，這種差異化發(fā)展使其在FPGA市場份額中占據(jù)一席之地。2012年12月3日至6日在北京舉行的安博會上萊迪思半導體展示了其用于安防和監(jiān)控的設(shè)計解決方案，表示：展望2013，萊迪思將完善低成本FPGA產(chǎn)品線，看好安防和汽車應(yīng)用，并準備進軍消費電子領(lǐng)域。

　　4. PLD熱門技術(shù)聚焦

　　4.1 玩轉(zhuǎn)賽靈思Zedboard開發(fā)板（3）：基于Zynq PL的流水燈

　　本文為玩轉(zhuǎn)賽靈思Zedboard開發(fā)板（3）：基于Zynq PL的流水燈，內(nèi) 容精彩，敬請對電子發(fā)燒友網(wǎng)保持密切關(guān)注?；赯ynq PL的流水燈是使用PL做流水燈實驗，目的是為了熟悉在不使用ARM PS情況下，只對Zynq PL的編程方法；同時掌握Xilinx PlanAhead工具的使用方法。本文給出流水燈實現(xiàn)過程的詳細步驟截圖。更多賽靈思（Xilinx）Zedboard基礎(chǔ)知識、相關(guān)手冊以及應(yīng)用實例將陸續(xù)推出，以饗讀者，敬請期待。詳情請參考原文：【玩轉(zhuǎn)賽靈思Zedboard開發(fā)板（3）：基于Zynq PL的流水燈 】

　　4.2 賽靈思FPGA DIY系列（1）：車牌號定位與識別系統(tǒng)

　　在智能交通領(lǐng)域，汽車牌照自動識別系統(tǒng)是道路交通智能化的重要因素，包括車牌定位、字符分割和字符識別三個主要部分。本項目主要探討車牌定位和字符分割兩個部分，字符 識別部分由于開發(fā)板資源有限，因此采用matlab完成算法驗證。本文首先確定車輛牌照在原始圖像中的水平位置和垂直位置，從而定位車輛牌照，然后采用局部投影進行字符分割。在字符識別部分，采用較為簡單的末班匹配方法進行識別。實驗結(jié)果表明，該方法具有良好的識別性能。DIY詳情請參考原文：【車牌號定位與識別系統(tǒng)? 】

　　4.3 賽靈思FPGA DIY系列（2）：數(shù)字存儲掃頻儀

　　本設(shè)計采用DDS（數(shù)字頻率合成技術(shù)）產(chǎn)生掃頻信號，以Xilinx FPGA為控制核心，通過A/D和D/A等接口電路，實現(xiàn)掃頻信號頻率的步進調(diào)整、幅度與相位的測量，創(chuàng)新的使用了計算機軟件作為儀器面板來顯示被測網(wǎng)絡(luò) 幅頻特性與相頻特性，并且測試結(jié)果可保存到各種存儲介質(zhì)中。DIY詳情請參考原文：【數(shù)字存儲掃頻儀 】
?

　　——電子發(fā)燒友網(wǎng)整合，本站版權(quán)所有，轉(zhuǎn)載請注明出處！