1．引言

　　現(xiàn)場(chǎng)可編程門陣列 （ Field programmable gatearrays， FPGA） 是一種可編程使用的信號(hào)處理器件，用戶可通過(guò)改變配置信息對(duì)其功能進(jìn)行定義， 以滿足設(shè)計(jì)需求。 與傳統(tǒng)數(shù)字電路系統(tǒng)相比， FPGA 具有可編程、 高集成度、高速和高可靠性等優(yōu)點(diǎn)， 通過(guò)配置器件內(nèi)部的邏輯功能和輸入/輸出端口， 將原來(lái)電路板級(jí)的設(shè)計(jì)放在芯片中進(jìn)行，提高了電路性能，降低了印刷電路板設(shè)計(jì)的工作量和難度， 有效提高了設(shè)計(jì)的靈活性和效率。設(shè)計(jì)者采用 FPGA 的優(yōu)點(diǎn)：

　?。?） 減少對(duì)所需器件品種的需求， 有助于降低電路板的體積重量；

　?。?） 增加了電路板完成后再修改設(shè)計(jì)的靈活性；

　　（3） 設(shè)計(jì)修改靈活， 有助于縮短產(chǎn)品交付時(shí)間；

　?。?） 器件減少后， 焊點(diǎn)減少，從而可提高可靠度。尤其值得一提的是， 在電路運(yùn)行頻率越來(lái)越高的情況下，采用 FPGA 實(shí)現(xiàn)的復(fù)雜電路功能減小了板級(jí)電路上 PCB 布線不當(dāng)帶來(lái)的電磁干擾問(wèn)題， 有助于保證電路性能。

　　FPGA 也是 現(xiàn) 階 段 航 天 專 用 集 成 電 路 （ASIC， Application specificintegrated circuit） 的最佳實(shí)現(xiàn)途徑。 使用商用現(xiàn)貨 FPGA 設(shè)計(jì)微小衛(wèi)星等航天器的星載電子系統(tǒng)， 可以降低成本。利用 FPGA 內(nèi)豐富的邏輯資源， 進(jìn)行片內(nèi)冗余容錯(cuò)設(shè)計(jì)， 是滿足星載電子系統(tǒng)可靠性要求的一個(gè)好辦法。目前，隨著對(duì)衛(wèi)星技術(shù)的不斷發(fā)展、 用戶技術(shù)指標(biāo)的不斷提高以及市場(chǎng)競(jìng)爭(zhēng)的日益激烈，功能度集成和輕小型化已經(jīng)成為星載電子設(shè)備的一個(gè)主流趨勢(shì)。 采用小型化技術(shù)能夠使星載電子設(shè)備體積減小、重量減輕、 功耗降低， 提高航天器承載有效載荷的能力以及功效比。采用高功能集成的小型化器件，可以減小印制板的尺寸， 減少焊盤數(shù)量， 還有利于充分利用冗余技術(shù)提高系統(tǒng)的容錯(cuò)能力。 星載數(shù)字電路小型化的關(guān)鍵是器件選用，包括嵌人式高集成度器件的選用，其中， 高密度可編程邏輯器件 FPGA 的選用是一個(gè)重要的實(shí)現(xiàn)方式。

　　目前，在航天遙感器的設(shè)計(jì)中， FPGA 被廣泛地應(yīng)用于主控系統(tǒng) CPU 的功能擴(kuò)展CCD 圖像傳感器驅(qū)動(dòng)時(shí)序的產(chǎn)生以及高速數(shù)據(jù)采集。本文回顧了 FPGA 的發(fā)展， 分析了其主要結(jié)構(gòu)，并對(duì)航天應(yīng)用 FPGA 進(jìn)行了綜述。 指出了航天應(yīng)用對(duì)FPGA 及其設(shè)計(jì)的要求， 重點(diǎn)分析了空間輻射效應(yīng)對(duì)FPGA 可靠性的影響， 并總結(jié)了提高 FPGA 抗輻照的可靠性設(shè)計(jì)方法。 最后， 對(duì)航天應(yīng)用 FPGA 的發(fā)展進(jìn)行了展望。

　　2. FPGA航天應(yīng)用

　　可編程邏輯器件以其設(shè)計(jì)方便、設(shè)計(jì)便于修改、功能易于擴(kuò)展， 在航天、空間領(lǐng)域中得到了越來(lái)越廣泛的應(yīng)用。 一種是以 Actel 公司產(chǎn)品為代表的一次編程反熔絲型 FPGA， 一種是以Xilinx 公司產(chǎn)品為代表的基于 SRAM 的可重新配置的 FPGA。

　　2.1 航天應(yīng)用 FPGA 的分類

　　FPGA 按其編程性， 目前具有航天成功應(yīng)用經(jīng)驗(yàn)的 FPGA 主要有兩類： 一類是只能編程一次的一次性編程 FPGA。 另一類是能多次編程的可重編程 FPGA，如 SRAM 型 FPGA、 Flash 型 FPGA， 這類 FPGA 一般具有在系統(tǒng)編程（ISP， In system programming） 能力。

　　2.1.1一次性編程 FPGA

　　此類產(chǎn)品采用反熔絲開關(guān)元件， 具有體積小、版圖面積小、 低抗輻射抗干擾、 互連線特性阻抗低的特點(diǎn)， 不需要外接 PROM 或 EPROM， 掉電后電路的配置數(shù)據(jù)不會(huì)丟失，上電后即可工作， 適用于航天、 軍事、 工業(yè)等各領(lǐng)域。 這類產(chǎn)品中， 具有代表性并已取得航天應(yīng)用成功經(jīng)驗(yàn)的產(chǎn)品是 ACTEL 公司的抗輻射加固反熔絲型 FPGA。與傳統(tǒng) FPGA 平面型散布 的 邏 輯 模塊 、 連 線 、開關(guān)矩陣的布局不同， 反熔絲型 FPGA 采用緊湊、 網(wǎng)格化密集布局的平面邏輯模塊結(jié)構(gòu)。利用位于上下邏輯模塊層之間、 金屬對(duì)金屬的可編程反熔絲內(nèi)部連接元件實(shí)現(xiàn)器件的連接，減小了通道和布線資源所占用的空間。 在編程之前，該連接元件為開路狀態(tài)， 編程時(shí)， 反熔絲結(jié)構(gòu)局部的小區(qū)域內(nèi)具有足夠高的電流密度， 瞬間產(chǎn)生較大的熱功耗，融化絕緣層介質(zhì)形成永久性通路。

　　2.1.2可重編程 FPGA

　　此類產(chǎn)品采用 SRAM 或 Flash EPROM 控制的開關(guān)元件， 其優(yōu)點(diǎn)是可反復(fù)編程。 配置程存放在 FPGA外的存儲(chǔ)器中， 系統(tǒng)上電時(shí)， 配置程加載到 FPGA中完成硬件功能的定制化。 其中， SRAM 型 FPGA 還可以在系統(tǒng)運(yùn)行中改變配置， 實(shí)現(xiàn)系統(tǒng)功能的動(dòng)態(tài)重構(gòu)。但是， 此類FPGA 掉電后存儲(chǔ)的用戶配置邏輯會(huì)丟失， 只能上電后重新由外部存儲(chǔ)器加載。 FlashEPROM 型 FPGA 具 有 非 易 失 性 和 可 重 構(gòu) 的 雙 重 優(yōu)點(diǎn)， 但不能動(dòng)態(tài)配置， 功耗也比 SRAM 型FPGA 高。此類 FPGA 由于配置數(shù)據(jù)存儲(chǔ)在 FPGA 內(nèi) 的 SRAM存儲(chǔ)器中， 可編程邏輯開關(guān)采用多路選擇器實(shí)現(xiàn)，內(nèi)部邏輯功能采用基于 SRAM 結(jié)構(gòu)的查找表實(shí)現(xiàn) ，這些部位都屬于單粒子翻轉(zhuǎn)效應(yīng)敏感型半導(dǎo)體結(jié)構(gòu)。因此， 在航天應(yīng)用中要特別注意。具有代表性的、并取得航天應(yīng)用成功經(jīng)驗(yàn)的產(chǎn)品是 Xilinx 公司的基于SRAM 型 Virtex 系列的 FPGA 產(chǎn)品。

　　2.2 FPGA 航天應(yīng)用現(xiàn)狀

　　FPGA 在國(guó)內(nèi)外的航天、 空間領(lǐng)域， 特別是商用衛(wèi)星得到了廣泛的應(yīng)用。 據(jù)統(tǒng)計(jì)，在國(guó)內(nèi)外深空探測(cè)、 科學(xué)及商用衛(wèi)星共 60 個(gè)項(xiàng)目中都用到了 FPGA，軍用衛(wèi)星項(xiàng)目中也有多個(gè)項(xiàng)目用到 FPGA。

　　2.2.1 Acte FPGA 的航天應(yīng)用

　　Actel 的耐輻射和抗輻射 FPGA 自從在 1997 年火星探路者 （Mars Pathfinder） 以及隨后的勇氣號(hào)、 機(jī)遇號(hào)任務(wù)中取得成功后， 其 FPGA 繼續(xù)用于 NASA、ESA 的火星探測(cè)任務(wù)。 Actel 的耐輻射和抗輻射器件用于火星探測(cè)器的控制計(jì)算機(jī)，執(zhí)行從地球到火星6 個(gè)月飛行的導(dǎo)航功能。 在火星探索者漫游器 （ExplorerRover） 的照相機(jī)、 無(wú)線通信設(shè)備中均采用了 Actel 器件。 ESA 的火星快車軌道衛(wèi)星中， 固態(tài)記錄器使用了 20 多個(gè) Actel FPGA 器件。Actel 公 司的 FPGA 器 件 已 用 于 德 國(guó) 航 天 領(lǐng) 域 （DLR） 雙光譜紅外探測(cè) （BIRD） 衛(wèi)星中。 BIRD 是全球首個(gè)采用紅外傳感器技術(shù)的衛(wèi)星， 以探測(cè)和研究地球上的高溫事件，如森林山火、 火山活動(dòng)、油井和煤層燃燒等。 超過(guò) 20 個(gè)高可靠性 FPGA 用干衛(wèi)星有效載荷數(shù)據(jù)處理、 存儲(chǔ)器管理、 接口和控制、 協(xié)處理以及紅外攝影機(jī)的傳感器控制等多個(gè)關(guān)鍵性功能中。

　　2.2.2 Xilinx FPGA 的航天應(yīng)用

　　同 ACTEL 相比， Xilinx 公司用于航天、 空間領(lǐng)域的產(chǎn)品研制較晚， 但是， 其功能強(qiáng)大、性能高、可重新配置的民用塑封產(chǎn)品向宇航級(jí)產(chǎn)品的過(guò)渡、全面提高抗空間輻射能力，逐漸成為空間電子產(chǎn)品設(shè)計(jì)中常用的 FPGA 產(chǎn)品， 并將獲得越來(lái)越廣泛的應(yīng)用。

　　Xilinx 的 Virtex 耐輻射 FPGA 被用于 2003 年發(fā)射的澳大利亞的軍民混用通信衛(wèi)星 Optus CL， 在衛(wèi)星的 UHF 有效載荷中， XilinxVirtex FPGA （XQVB300）用來(lái)實(shí)現(xiàn)地球數(shù)據(jù)的信號(hào)處理算法，并使用了 Xilinx提供的 IP 核。

　　Xilinx 的加固 FPGA XQR4062XL 被用于 2002 年發(fā)射的澳大利亞科學(xué)衛(wèi)星 Fedsat （聯(lián)合衛(wèi)星， 用于研究磁層） 的高性能計(jì)算有效載荷。 HPC-1 是第一例在星載計(jì)算機(jī)系統(tǒng)的標(biāo)準(zhǔn)運(yùn)行中采用 FPGA 實(shí)現(xiàn)了可配置計(jì)算技術(shù) RCT。 目前正在開發(fā)的 RHC-II 將使用Xilinx FPGA 實(shí)現(xiàn)星上數(shù)據(jù)處理。

　　此外 ， GRACE （ NASA） 的 敏 感 器 中 使 用 了XQR4O36XL 產(chǎn)品。

　　在火星探測(cè)漫游器Discovery 和 Spirit 中都成功應(yīng)用了 Xilinx FPGA 產(chǎn)品。 兩片宇航 FPGA VirtexTMFPGA XQVR100O 被用于火星漫游器車輪電機(jī)控制、機(jī)械臂控制和其他儀表中， 4 片耐輻照 4000 系列的FPGA XQR4062XL 用于控制火星著陸器的關(guān)鍵點(diǎn)火設(shè)備， 保證著陸器按規(guī)定程序下降及成功著陸。歐洲第一個(gè)彗星軌道器和著陸器 ROSETTA 上總共有 45 片 FPGA，都選用 ACTEL RT14I00A， 承擔(dān)了控制、 數(shù)據(jù)管理、 電源管理等重要功能， 并且飛行中任何一片 FPGA 都不得斷電。

　　Xilinx 最新發(fā)布的 Virtex-5QVFPGA 具有非常高的抗輻射性， TID 耐性為 700 kraD 以上，SEU （Sin-gle Event Upset， 單粒子翻轉(zhuǎn)） 閂鎖 （Latch Up） 耐性超過(guò) 100 MeV·cM2/Mg，主要面向人造衛(wèi)星和宇宙飛船上的遙感處理、圖像處理以及導(dǎo)航儀等用途。 因此，基于 FPGA 系統(tǒng)構(gòu)成無(wú)需為了輻射措施而增加冗余，可以削減系統(tǒng)開發(fā)所需要的時(shí)間和成本。其規(guī)模也達(dá)到了 13 萬(wàn)個(gè)邏輯單元， 集成了最高速度為 3.125 Gbit/s的高速收發(fā)器， 并強(qiáng)化了 DSP 功能，作為航天領(lǐng)域用 FPGA 中屬業(yè)界最高水準(zhǔn)。

　　3. 輻射效應(yīng)及其影響

　　航天、空間電子設(shè)備由于其所處的軌道以及使用環(huán)境的不同， 受到的輻射影響也不相同。 從總體上來(lái)說(shuō)， 對(duì) FPGA 影響比較大的輻射效應(yīng)主要有： 總劑量效應(yīng) （ TID： Total ionizing Dose）、 單粒子翻轉(zhuǎn) （SEU： Single event upset）、單 粒 子 閂 鎖 （ SEL： Single event latchup）、單粒子功能中斷 （ SEFI： Single eventfunc-tional interrupt） 、 單 粒 子 燒 毀 （ SEB： Single eventburnout）、單 粒 子 瞬 態(tài) 脈 沖 （ SET： Single event tran-射效應(yīng)產(chǎn)生的機(jī)理不盡相同， 引起 FPGA 的失效形式也不同。

　　總劑量效應(yīng)：光子或高能離子在集成電路的材料中電離產(chǎn)生電子空穴對(duì)， 最終形成氧化物陷阱電荷或者在氧化層與半導(dǎo)體材料的界面處形成界面陷阱電荷，使器件的性能降低甚至失效。

　　單粒子翻轉(zhuǎn)：具有一定能量的重粒子與存儲(chǔ)器件或邏輯電路 PN 結(jié)發(fā)生碰撞， 在重粒子運(yùn)動(dòng)軌跡周圍形成的電荷被靈敏電極收集并行成瞬態(tài)電流， 如果電流超過(guò)一定值就會(huì)觸發(fā)邏輯電路， 形成邏輯狀態(tài)的翻轉(zhuǎn)。 單粒子翻轉(zhuǎn)敏感區(qū)域是指 FPGA 中易于受到單粒子效應(yīng)影響的區(qū)域， 包括FPGA 的配 置 存 儲(chǔ) 器 、DCM、 CLB、 塊存儲(chǔ)區(qū)域。

　　單粒子閂鎖： CMOS 器件的 PNPN 結(jié)構(gòu)成了可控硅結(jié)構(gòu)。 質(zhì)子或重粒子的入射可以觸發(fā)PNPN 結(jié)導(dǎo)通， 進(jìn)入大電流再生狀態(tài)， 產(chǎn)生單粒子閂鎖。 只有降低電源電壓才能退出閂鎖狀態(tài)。

　　單粒子功能中斷：質(zhì)子或重粒子入射時(shí)引起器件的控制邏輯出現(xiàn)故障， 進(jìn)而中斷正常的控制功能。FPGA 中單粒子功能中斷的敏感部分為配置存儲(chǔ)器、上電復(fù)位電路、 SelectMAP 接口和JATAG 接口。

　　單粒子燒毀：入射粒子產(chǎn)生的瞬態(tài)電流導(dǎo)致敏感的寄生雙極結(jié)晶體管導(dǎo)通。 雙極結(jié)晶體管的再生反饋機(jī)制造成收集結(jié)電流不斷增大，直至產(chǎn)生二次擊穿， 造成漏極和源極的永久短路，燒毀電路。 FPGA發(fā)生單粒子燒毀的概率較小。

　　單粒子瞬態(tài)脈沖：帶電粒子入射產(chǎn)生的瞬態(tài)電流脈沖影響到下一級(jí)邏輯電路的輸入， 造成該邏輯電路輸出紊亂。單粒子瞬態(tài)脈沖可能引起 FPGA 內(nèi)部邏輯電路的短時(shí)錯(cuò)誤。 單粒子瞬態(tài)脈沖對(duì)于＜0.25 μM 工藝的 FPGA 影響較大。

　　位移損傷：?jiǎn)瘟Ｗ游灰茡p傷是單個(gè)粒子入射引起晶格原子移位、 形成缺陷群、引起的永久性損傷。

　　上述輻射效應(yīng)對(duì) FPGA 造成的影響有的是永久性的， 如總劑量效應(yīng)、 單粒子燒毀、 位移損傷； 有的是能夠恢復(fù)的， 如單粒子翻轉(zhuǎn)、 單粒子功能中斷、 單粒 子 瞬 態(tài) 脈 沖 。 以 上 單粒 子 效 應(yīng) 中 SEL、 SEB 和SEGR 均有可能對(duì)器件造成永久性損傷。 因此，一般星上系統(tǒng)都會(huì)采用抗 SEL 的器件。 SEU 和 SET 雖然是瞬時(shí)影響，但其發(fā)生率遠(yuǎn)高于以上 3 種， 反而更應(yīng)引起重視。 接下來(lái)根據(jù)對(duì)上述輻射影響的分析， 研究提高 FPGA 抗輻射效應(yīng)的可靠性設(shè)計(jì)方法。

　　隨著 SRAM 型的 FPGA 隨 著 工 藝 水 平 的 提 高 、規(guī)模的增大和器件核電壓的降低，抗總劑量效應(yīng)性能不斷提高， 但是更容易受 SEU 和 SET 的影響。

　　針對(duì) 單 粒 子 效 應(yīng) 的 問(wèn) 題 ， MAPLD、 NSREC、RADECS 會(huì)議提交的報(bào)告認(rèn)為， Virtex-II 系列產(chǎn)品抗總 劑 量 輻 射 能 力 達(dá) 到 200 krad， 抗 SEL 的 能力 為L(zhǎng)ET 160 MeV·cm /mg 以下無(wú)閂鎖， 同時(shí)， 需要考慮SEU、 SET、 SEFL 等單粒子效應(yīng)

　　4. 航天應(yīng)用

　　FPGA 的可靠性設(shè)計(jì)在航天、空間電子設(shè)備中， FPGA 主要用于替換標(biāo)準(zhǔn)邏輯， 還用于 SOC 技術(shù)， 提供嵌人式微處理器、存儲(chǔ)器、 控制器 、 通信接口等 。 其中 ， 可靠性是FPGA 設(shè)計(jì)的主要需求。

　　根據(jù)功能及其重要性的不同，空間電子系統(tǒng)設(shè)計(jì)分為關(guān)鍵與非關(guān)鍵兩大類， 航天器控制為關(guān)鍵類，科學(xué)儀表為非關(guān)鍵類。航天器控制系統(tǒng)對(duì) FPGA 的一般需求： 高可靠、 抗輻射加固和故障安全。 科學(xué)儀器對(duì) FPGA 的設(shè)計(jì)要求一般為高性能、 耐輻射和失效安全， 其可靠性則是由性能需求決定的，對(duì) FPGA 的需求也因系統(tǒng)而異， 如測(cè)量分辨率、 帶寬、 高速存儲(chǔ)、 容錯(cuò)能力等。

　　航天用 FPGA 的可靠性設(shè)計(jì)主要通過(guò)器件自身的硬件設(shè)計(jì)以及軟件設(shè)計(jì)來(lái)實(shí)現(xiàn)。

　　4.1 FPGA

　　的硬件可靠性設(shè)計(jì)FPGA 的硬件可靠性設(shè)計(jì)主要是針對(duì)空間輻射效應(yīng)的影響， 借助制造工藝和設(shè)計(jì)技術(shù)較為徹底地解決了單粒子效應(yīng)防護(hù)問(wèn)題。一般從以下幾個(gè)方面進(jìn)行設(shè)計(jì)： FPGA 整體設(shè)計(jì)加固、 內(nèi)部設(shè)計(jì)間接檢測(cè)輻射效應(yīng)的自檢模塊、引入外部高可靠性的監(jiān)測(cè)模塊。

　　整體加固設(shè)計(jì)是指在電子設(shè)備的外面采用一定厚度的材料進(jìn)行整體輻射屏蔽，減少設(shè)備所受的輻射效應(yīng)， 經(jīng)常采用的材料有鋁、 鉭和脂類化合物等。這種方法在航天電子元器件中使用較多， 也比較成熟。例如， 作為美國(guó)軍用微電子產(chǎn)品主要供應(yīng)商的Honeywell， 加固 ASIC 技術(shù)覆蓋范圍寬。 Aeroflex 采用 “設(shè)計(jì)加固、商用 IC 工藝線流片” 的方式提供性能先進(jìn)的加固ASIC 產(chǎn)品， 具備數(shù)?；旌霞庸?ASIC的研制能力。 這種采用商業(yè)線流片生產(chǎn)軍用和加固微電子產(chǎn)品的技術(shù)線路，既有利于擺脫工藝加固對(duì)器件發(fā)展的約束， 又有利于滿足用戶對(duì)先進(jìn)加固器件的需求， 降低成本，縮短供貨時(shí)間。

　　Atmel 為用戶提供了高性能、 小尺寸、 低功耗的各類器件的工藝資源， 包括用于航天的耐輻照高速、低功 耗 數(shù) 模 混 合 CMOS 工 藝以 及 內(nèi) 嵌 EEPROM 的CMOS 工藝。 國(guó)內(nèi)從事軍用微電子器件研制的單位很多，包括國(guó)有科研單位和非國(guó)有 IC 研制公司。 但是，能夠完成抗輻照加固 IC 研制的單位并不多。 國(guó)內(nèi)自行研制的加固 ASIC 產(chǎn)品已經(jīng)在衛(wèi)星中得到了成功應(yīng)用。

　　采用體硅外延層，也可以防止發(fā)生 SEI。 例如， Xilinx 的 virtex-II 耐輻射產(chǎn)品是在軍品等級(jí)器件的基礎(chǔ)上進(jìn)一步采用外延襯底設(shè)計(jì)，抗總劑量電離效應(yīng)能力按照 MIL-STD-883 Method 1019進(jìn)行批次采樣考核。自檢模塊的目的是通過(guò)某些模塊的正常運(yùn)行來(lái)預(yù)測(cè)整個(gè) FPGA 運(yùn)行的正常性。 自檢模塊由分布在FPGA 重要布線區(qū)域附近的簡(jiǎn)單邏輯電路實(shí)現(xiàn)， 也可以由多模冗余模塊表決結(jié)果或者余數(shù)檢測(cè)法以及奇偶校驗(yàn)法等其他產(chǎn)生的結(jié)果直接提供輸出。

　　4.2 FPGA 的軟件可靠性設(shè)計(jì)航天應(yīng)用

　　FPGA 的軟件可靠性設(shè)計(jì)是指應(yīng)用軟件程序配置來(lái)屏蔽輻射效應(yīng)造成的運(yùn)行失常。其中，冗余設(shè)計(jì)方法是被公認(rèn)為比較可靠的對(duì)付輻射效應(yīng)的方法。 常用的冗余設(shè)計(jì)有三模冗余法（TMR， Triplemoduleredundancy） 和部分三模冗余法 （PTMR， Partialtriple module redundancy）。 雖然 TMR 能夠提高系統(tǒng)的可靠性， 但也會(huì)使模塊速度降低、 占用資源和功率增加。 綜合考慮其他設(shè)計(jì)指標(biāo)， 可以根據(jù)實(shí)際情況對(duì)關(guān)鍵部分使用部分三模冗余法。

　　冗余結(jié)構(gòu)盡管可以保證系統(tǒng)可靠性，但卻不能及時(shí)發(fā)現(xiàn)并糾正錯(cuò)誤， 或?yàn)榘l(fā)現(xiàn)錯(cuò)誤而引入了過(guò)多的組合邏輯，當(dāng)應(yīng)用于 FPGA 時(shí)， 增加了容錯(cuò)電路自身出錯(cuò)的可能性。除此之外， 星載系統(tǒng)無(wú)人值守的運(yùn)行特點(diǎn)使得系統(tǒng)重構(gòu)與故障恢復(fù)也非常困難。

　　對(duì)配置存儲(chǔ)器的回讀校驗(yàn)和重配置（或局部重配置） 是一種有效的抵抗輻射效應(yīng)的方法， 通過(guò)對(duì)部分配置的重加載能夠修復(fù) SEU 效應(yīng)造成的影響， 其頻率應(yīng)是最壞情況 SEU 效應(yīng)發(fā)生率的10 倍。 在重加載邏輯設(shè)計(jì)中， 需要對(duì)重加載的實(shí)現(xiàn)方式、 加載內(nèi)容進(jìn)行仔細(xì)設(shè)計(jì)， 并不是所有的內(nèi)容都可以重加載，也不是所有的內(nèi)容都需要重新配置。

　　在系統(tǒng)設(shè)計(jì)中，采用高可靠性的反熔絲 FPGA負(fù)責(zé)從非易失大容量存儲(chǔ)器中讀取 Xilinx FPGA 的配置數(shù)據(jù)對(duì)其進(jìn)行配置。 在運(yùn)行期間， 對(duì)最容易受輻射效應(yīng)影響的配置存儲(chǔ)器按列進(jìn)行讀操作， 然后與標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比對(duì)， 對(duì)出現(xiàn)錯(cuò)誤的列進(jìn)行局部重配置。

　　FPGA的可編程IO也容易受到輻射粒子影響產(chǎn)生 SEU 和 SEL。 對(duì)輸入輸出腳設(shè)計(jì)三模冗余設(shè)計(jì)方法是一種非常有效方法，但是這種方法將需要占用 3 倍的 I/O 資源。 如果 SET 作用在時(shí)鐘電路或者其他數(shù)據(jù)、 控制線上容易產(chǎn)生短脈沖抖動(dòng)， 有可能會(huì)造成電路的誤觸發(fā)或者數(shù)據(jù)鎖存的錯(cuò)誤，在設(shè)計(jì)時(shí)可采用同步復(fù)位設(shè)計(jì)內(nèi)部復(fù)位電路、控制線使能信號(hào)線， 邏輯數(shù)據(jù)在鎖存時(shí)盡可能配合使能信號(hào)。

　　5.FPGA航天應(yīng)用發(fā)展趨勢(shì)

　　目前，在深微亞米半導(dǎo)體工藝下， 傳統(tǒng)的 FPGA設(shè)計(jì)技術(shù)在器件良率、 功耗、 互聯(lián)線延時(shí)、信號(hào)完整性、 可測(cè)性設(shè)計(jì)等方面面臨挑戰(zhàn)［9］。 基于傳統(tǒng)技術(shù)的 FPGA 仍然在向高密度、 高性能、 低功耗的方向發(fā)展， 使得 FPGA 從最開始的通用型半導(dǎo)體器件向平臺(tái)化的系統(tǒng)級(jí)器件發(fā)展。 基于異步電路的 FPGA 設(shè)計(jì)、3D 集成技術(shù)、 新型半導(dǎo)體結(jié)構(gòu)的應(yīng)用將是 FPGA 技術(shù)發(fā)展的熱點(diǎn)。

　　航天、空間應(yīng)用方面， 國(guó)外航天對(duì) FPGA 空間應(yīng)用的總結(jié)和預(yù)測(cè)分析表明， 空間應(yīng)用對(duì) FPGA 選用呈現(xiàn)出以下趨勢(shì)：

　?。?） 器件工作電壓從 5 V 變?yōu)?3.3 V、 2.5 V 甚至l.8 V；

　?。?）從使用總劑量加固 FPGA 發(fā)展到使用耐總劑量 FPGA產(chǎn)品；

　?。?） 從 SEU 敏感寄存器 FPGA 的應(yīng)用發(fā)展為使用內(nèi)建寄存器 TMR 結(jié)構(gòu)的 FPGA；

　?。?） 從只使用一次編程的反熔絲型FPGA 發(fā)展為使用基于SRAM/EEPROM 的可重置型FPGA。

　　這種選用趨勢(shì)帶來(lái)的突出問(wèn)題是：從寄存器對(duì)SEU 敏感變?yōu)?FPGA 對(duì) SEU 敏感；配置存儲(chǔ) FPGA的設(shè)計(jì)復(fù)雜性已經(jīng)同 ASIC 的復(fù)雜程度相當(dāng)。

　　6.結(jié)論

　　本文對(duì)航天應(yīng)用中FPGA的使用進(jìn)行了綜述。分析了FPGA的結(jié)構(gòu)特點(diǎn)， 針對(duì)航天、空間環(huán)境的輻照條件，分析了航天應(yīng)用FPGA的失效模式及可靠性設(shè)計(jì)方法。 最后，對(duì)航天應(yīng)用FPGA及其可靠性設(shè)計(jì)技術(shù)的發(fā)展進(jìn)行了展望。