隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展和計(jì)算機(jī)技術(shù)的普及，高速數(shù)據(jù)采集系統(tǒng)已應(yīng)用于越來越多的場合，如通信、雷達(dá)、生物醫(yī)學(xué)、機(jī)器人、語音和圖像處理等領(lǐng)域。本文介紹的數(shù)據(jù)采集處理系統(tǒng)采用CPLD控制ADS8364完成數(shù)據(jù)的A/D轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲(chǔ)到FIFO中，再經(jīng)DSP進(jìn)行前端的數(shù)字信號處理后，通過USB總線傳給上位機(jī)，并在上位機(jī)上進(jìn)行存儲(chǔ)、顯示和分析等。該系統(tǒng)完全可以滿足信號采集處理對高精度及實(shí)時(shí)性的要求。
　　1 系統(tǒng)原理
　　數(shù)據(jù)采集處理系統(tǒng)主要由前端信號調(diào)理電路、ADC芯片ADS8364、CPLD芯片EPM3128A、DSP芯片TMS320F2812、USB芯片CY7C68013及其外圍電路組成。系統(tǒng)原理框圖如圖l所示。
　　
　　系統(tǒng)主要完成的任務(wù)為：DSP接收上位機(jī)通過USB總線發(fā)送的命令，完成系統(tǒng)工作參數(shù)的設(shè)置，并通過模擬地址／數(shù)據(jù)總線與CPLD進(jìn)行通信，向CPLD發(fā)送控制命令；對外部的多路模擬量輸入進(jìn)行信號調(diào)理，在CPLD控制下進(jìn)行單通道或多通道A/D轉(zhuǎn)換，將采集到的數(shù)據(jù)存儲(chǔ)在一片F(xiàn)IFO芯片中；當(dāng)FIFO中存儲(chǔ)的數(shù)據(jù)半滿時(shí)，對DSP產(chǎn)生一個(gè)中斷信號，DSP收到此中斷信號后，取出FIFO中的部分?jǐn)?shù)據(jù)，進(jìn)行前端數(shù)字信號處理，將處理完畢的數(shù)據(jù)通過USB總線傳給上位機(jī)；上位機(jī)實(shí)現(xiàn)各種圖形界面操作和后端信號處理，對所采集的信號進(jìn)行分析。系統(tǒng)可對輸入的多路模擬信號進(jìn)行同步采樣，這就使得采集到的數(shù)據(jù)不僅含有模擬信號的幅度特性，同時(shí)還保持不同模擬信號之間的相位差異；采樣頻率可以預(yù)置，以適應(yīng)不同速率的采樣要求。
　　2 系統(tǒng)硬件
　　系統(tǒng)硬件包括信號調(diào)理模塊、A／D轉(zhuǎn)換模塊、DSP處理器模塊、CPLD邏輯控制模塊以及USB通信模塊。
　　2．1 信號調(diào)理模塊的設(shè)計(jì)
　　外部的多路模擬量輸入信號往往是微弱的傳感器信號，信號的幅值較小，為了方便且不失一般性，假定其幅值范圍為O~25mV。ADS8364待轉(zhuǎn)換的模擬輸入電壓范圍應(yīng)保持在AGND-0．3V和AVDD+O．3V之間。這里選用低功率變增益儀表放大器INAl29對模擬量輸入信號進(jìn)行調(diào)理放大，將其放大為0~5V之間。
　　INAl29是BURR-BROWM公司的一種小功率通用儀表放大器，具有優(yōu)異的精度和很寬的帶寬，在增益高達(dá)100時(shí)，帶寬達(dá)200kHz。它可用單一外部電阻器調(diào)節(jié)其增益，調(diào)節(jié)范圍為l~10000，其放大倍數(shù)計(jì)算公式為：
　　
　　從而使放大輸出電壓在O～5V之間。信號調(diào)理模塊原理圖如圖2所示。
　　
　　2．2 A／D轉(zhuǎn)換模塊的設(shè)計(jì)
　　該模塊采用了TI公司的高速、低功耗、六通道同步采樣模/教轉(zhuǎn)換器ADS8364，它采用+5V工作電壓，其6個(gè)模擬輸入通道分為三組（A，B和C），每組都有一個(gè)ADCs保持信號（HOLDA，HOLDB和HOLDC），用來啟動(dòng)各組的AID轉(zhuǎn)換，6個(gè)通道可以進(jìn)行同步并行采樣和轉(zhuǎn)換。ADS8364采用具有80dB共模抑制能力的全差分輸入通道，將其REFin和REFout引腳接到一起，為差分電路提供2．5V的參考電壓。這里模擬量采用單端輸入，將-IN端接共模電壓2．5V，+IN端接前端信號調(diào)理模塊的輸出。
　　ADS8364的時(shí)鐘信號由外部提供，最高頻率為5MHz，對應(yīng)的采樣頻率是250kHz。這里由CPLD提供時(shí)鐘信號，主要是考慮到CPLD可以靈活地改變時(shí)鐘頻率，進(jìn)而改變系統(tǒng)的采樣頻率。A／D轉(zhuǎn)換完成后產(chǎn)生轉(zhuǎn)換結(jié)束信號EOC。將ADS8364的。BYTE引腳接低電平，使轉(zhuǎn)換結(jié)果以16位的方式輸出。地址/模式信號（A0，Al，A2）決定ADS8364的數(shù)據(jù)讀取方式，可以選擇的方式包括單通道、周期或FIFO模式。將ADD引腳置為高電平，使得讀出的數(shù)據(jù)中包含轉(zhuǎn)換通道信息?？紤]到數(shù)據(jù)采集處理系統(tǒng)的采樣頻率一般較高，如果用DSP直接控制ADS8364的訪問，將占用DSP較多的資源，同時(shí)對DSP的實(shí)時(shí)性要求也較高。因此在本系統(tǒng)設(shè)計(jì)中，用CPLD實(shí)現(xiàn)ADS8364的接口控制電路，并將轉(zhuǎn)換結(jié)果存儲(chǔ)在FIFO芯片中，用DSP實(shí)現(xiàn)FIFO芯片的輸出接口。