電子發(fā)燒友App

硬聲App

完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>電子資料下載>可編程邏輯>FPGA/ASIC>在寫Verilog時(shí)對(duì)時(shí)序約束的四大步驟的詳細(xì)資料說明

在寫Verilog時(shí)對(duì)時(shí)序約束的四大步驟的詳細(xì)資料說明

3654623 2019-08-30 | docx | 0.02 MB | 次下載 | 免費(fèi)

普通下載普通下載

資料介紹

本文檔的主要內(nèi)容詳細(xì)介紹的是在寫Verilog時(shí)對(duì)時(shí)序約束的四大步驟的詳細(xì)資料說明。

　　時(shí)許約束四大步驟

　　一、時(shí)鐘

　　二、 Input delays

　　三、 Output delays

　　四、時(shí)序例外

　　下面進(jìn)行分開講解

　　一、時(shí)鐘：

　　1、輸入時(shí)鐘

　　A、輸入管腳是CLK（即直接輸入）

　　B、輸入管腳是差分模式

　　C、GT或恢復(fù)的時(shí)鐘

　　2、PLL等衍生時(shí)鐘

　　3、自己分頻的時(shí)鐘

　　二、input delay

　　1、系統(tǒng)同步（整個(gè)板子上的時(shí)鐘都是共用一個(gè)的，包括上游器件和FPGA的時(shí)鐘都是共用一個(gè)時(shí)鐘，即要保證器件和FPGA的時(shí)鐘保持同步，這是比較老的用法）

　　2、源同步（時(shí)鐘和數(shù)據(jù)一起送到FPGA上來）

　　A、SDR

　　1）方法一：參考數(shù)據(jù)手冊(cè)

　　2）方法二：示波器測(cè)量

　　B、DDR

　　1）方法一：中心對(duì)齊（示波器測(cè)量）

　　2）方法二：邊沿對(duì)齊（示波器測(cè)量）

下載該資料的人也在下載下載該資料的人還在閱讀

更多 >

深度解析FPGA中的時(shí)序約束 763次閱讀
約束、時(shí)序分析的概念 841次閱讀
Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析 1649次閱讀
時(shí)序約束的相關(guān)知識(shí)(一) 1799次閱讀
常用時(shí)序約束介紹之基于ISE的UCF文件語法 3054次閱讀
時(shí)鐘周期約束詳細(xì)介紹 3809次閱讀
詳解FPGA的時(shí)序input delay約束 4147次閱讀
中國四大運(yùn)營商在2G-5G頻段劃分范圍詳細(xì)數(shù)據(jù) 2.9w次閱讀
FPGA時(shí)序約束的建立和保持時(shí)間方法 3888次閱讀
如何進(jìn)行PLC控制程序的設(shè)計(jì)詳細(xì)資料PPT說明 6011次閱讀
PLC常用基本環(huán)節(jié)梯形圖和詳細(xì)文字說明詳細(xì)資料概述 1w次閱讀
FPGA約束的詳細(xì)介紹 6733次閱讀
FPGA時(shí)序約束簡介 1.4w次閱讀
添加時(shí)序約束的技巧分析 2608次閱讀
寫verilog代碼要有硬件的概念 2884次閱讀

評(píng)論

資料 -- | 積分 --

查看他上傳的所有資料

+關(guān)注個(gè)人主頁

上傳資料賺積分

下載排行

一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

在寫Verilog時(shí)對(duì)時(shí)序約束的四大步驟的詳細(xì)資料說明

資料介紹

評(píng)論

下載排行

本周

本月

總榜