時(shí)序分析基本概念介紹<spice deck>

今天我們要介紹的時(shí)序分析概念是spice deck。平時(shí)用得可能比較少，是PT產(chǎn)生的一個(gè)spice信息文件，可以用來和HSPICE做correlation。

2023-07-05 標(biāo)簽：仿真器時(shí)序分析SPICE仿真 1591 0

時(shí)序分析基本概念介紹<wire load model>

今天我們要介紹的時(shí)序分析基本概念是wire load model. 中文名稱是線負(fù)載模型。是綜合階段用于估算互連線電阻電容的模型。

2023-07-07 標(biāo)簽：電容器電阻器時(shí)序分析 1569 0

FPGA數(shù)字電路時(shí)序分析案例

當(dāng)觸發(fā)器或寄存器在時(shí)鐘上升沿到達(dá)時(shí)將D的值賦給Q，這個(gè)過程稱之為采樣（sampling）。當(dāng)時(shí)鐘上升沿時(shí)，如果D是0或者1的穩(wěn)定狀態(tài)，那么Q也會(huì)輸出一個(gè)...

2023-10-16 標(biāo)簽：寄存器數(shù)字電路觸發(fā)器 1561 0

時(shí)序分析實(shí)戰(zhàn)之SARIMA、Linear model介紹

首先引入相關(guān)的 statsmodels，包含統(tǒng)計(jì)模型函數(shù)（時(shí)間序列）。

2023-07-03 標(biāo)簽：編碼器ADS仿真時(shí)序分析 1555 0

時(shí)序分析基本概念解析

正如“聚合”的意思（字典）“兩個(gè)或多個(gè)事物聚集在一起的發(fā)生”。所以我們可以假設(shè)它也與 2 個(gè)時(shí)鐘路徑聚集在一起有關(guān)。 （了解時(shí)鐘路徑請參考另一篇博客-靜...

2023-08-08 標(biāo)簽：時(shí)鐘觸發(fā)器時(shí)序分析 1431 0

總結(jié)一下在時(shí)序分析中的基本概念及基本術(shù)語

下圖是一個(gè)經(jīng)典時(shí)序分析模型，無論寄存器A與寄存器B是否在同一個(gè)芯片中，下列概念均適用。

2023-07-03 標(biāo)簽：FPGA設(shè)計(jì)寄存器時(shí)序分析 1323 0

深度解析FPGA中的時(shí)序約束

建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念，同樣在芯片電路時(shí)序分析中也存在。

2024-08-06 標(biāo)簽：FPGA寄存器時(shí)序分析 1322 0

后端設(shè)計(jì)PG liberty增量式生成實(shí)現(xiàn)方案

pin scope 的 pin對應(yīng)的PG 信息：這個(gè)用于工具判別信號(hào)所屬的PG網(wǎng)絡(luò)，從而對UPF flow里的isolation或者LS做合規(guī)檢查，注意...

2023-11-03 標(biāo)簽：命令時(shí)序分析UPF 1229 0

時(shí)序分析基本概念介紹<Combinational logic>

今天我們要介紹的時(shí)序分析概念是Combinational logic. 中文名組合邏輯單元。這是邏輯單元的基本組成器件。

2023-07-10 標(biāo)簽：門電路全加器時(shí)序分析 1157 0

約束、時(shí)序分析的概念

很多人詢問關(guān)于約束、時(shí)序分析的問題，比如：如何設(shè)置setup，hold時(shí)間?如何使用全局時(shí)鐘和第二全局時(shí)鐘(長線資源)?如何進(jìn)行分組約束?如何約束某部分...

2023-05-29 標(biāo)簽：fpga接口時(shí)序分析 1111 0

FPGA時(shí)序約束之時(shí)序路徑和時(shí)序模型

時(shí)序路徑作為時(shí)序約束和時(shí)序分析的物理連接關(guān)系，可分為片間路徑和片內(nèi)路徑。

2023-08-14 標(biāo)簽：fpga寄存器時(shí)序分析 1086 0

基于FPGA的時(shí)序分析設(shè)計(jì)方案

時(shí)鐘的時(shí)序特性主要分為抖動(dòng)(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Distortion)3點(diǎn)。對于低速設(shè)計(jì)，基本不用考慮這...

2023-11-22 標(biāo)簽：驅(qū)動(dòng)器寄存器數(shù)字信號(hào) 970 0

時(shí)序分析的基本概念

Setup time (建立時(shí)間)是數(shù)據(jù)信號(hào)(D)在時(shí)鐘事件(這里以時(shí)鐘上升沿為例)發(fā)生之前保持穩(wěn)定的最小時(shí)間。以便時(shí)鐘可靠地對數(shù)據(jù)進(jìn)行采樣。適用于同步...

2023-07-03 標(biāo)簽：觸發(fā)器時(shí)序分析同步電路 775 0

如何讓同一層次的模塊在布局時(shí)更緊湊一些

在時(shí)序分析時(shí)，我們常會(huì)碰到的一類現(xiàn)象是：關(guān)鍵路徑上的邏輯單元過于分散，導(dǎo)致布線延遲過大，從而造成時(shí)序違例。對此，我們可以通過相對位置約束或絕對位置約束來...

2023-06-15 標(biāo)簽：芯片模塊時(shí)序分析 657 0