完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1699個 瀏覽:132287次 帖子:56個
該視頻重點(diǎn)介紹了Xilinx Kintex UltraScale FPGA模擬器件JESD204B DSP套件,該套件采用Xilinx Kintex U...
如何使用Vivado 2022.1版本工具鏈實(shí)現(xiàn)ZCU102 USB啟動(上)
本文依據(jù) Vivado 2022.1 版本工具鏈的特性,對 UG1209( 最新版本為 2020.1 )中介紹的 USB BOOT 啟動步驟做了修改,...
利用UltraScale+ FPGA加速DSP的設(shè)計生產(chǎn)力
負(fù)責(zé)在當(dāng)今復(fù)雜的DSP應(yīng)用中提供更多功能和性能的設(shè)計人員越來越多地轉(zhuǎn)向其硬件解決方案的可編程邏輯。
Vivado 設(shè)計套件使用方法和注意事項(xiàng)
想到要寫這一系列關(guān)于工具和方法學(xué)的小文章是在半年多前,那時候Vivado已經(jīng)推出兩年,陸陸續(xù)續(xù)也接觸了不少客戶和他們的設(shè)計。我所在的部門叫做“Tools...
Kintex-7 DSP開發(fā)套件特點(diǎn)與應(yīng)用介紹
從Xilinx預(yù)覽新的Kintex-7開發(fā)套件。
如何在Vivado Logic Analyzer中新儀表板,及使用的好處有哪些
了解Vivado 2015.1中引入的新儀表板改進(jìn),如何在Vivado Logic Analyzer中使用它們以及使用它們的好處。
固態(tài)硬盤產(chǎn)品Data Engine T2的特點(diǎn)介紹
賽靈思合作伙伴SmartIOPS討論了他們的固態(tài)硬盤產(chǎn)品Data Engine T2,該產(chǎn)品基于16nm NAND閃存,并采用了使用Xilinx FPG...
探討SDN/NFV的現(xiàn)實(shí)意義以及深遠(yuǎn)影響
賽靈思杰出工程師Gordon Brebner將在本視頻與您一起探討SDN / NFV的現(xiàn)實(shí)意義以及深遠(yuǎn)影響,還有正在推動這一大趨勢的硬件及軟件技術(shù)。
通過SDSoC開發(fā)環(huán)境加速OpenCV功能
通過SDSoC開發(fā)環(huán)境僅使用C / C ++和硬件優(yōu)化庫,在硬件中加速OpenCV功能
2018-11-27 標(biāo)簽:賽靈思soc開發(fā)環(huán)境 3241 0
使用iVeia視覺套件進(jìn)行Canny邊緣檢測HLS IP
iVeia使用嵌入式世界2015中的iVeia視覺套件演示了Canny邊緣檢測HLS IP
OmniTek總裁Mike Hodson在ARM TechCon 2013上展示了超高清電視成像處理技術(shù)。
如何使用機(jī)器視覺和機(jī)器學(xué)習(xí)應(yīng)用程序執(zhí)行多目標(biāo)識別
觀看iVeia的首席技術(shù)官M(fèi)ichael Fawcett,演示了采用Zynq Ultrascale + MPSoC的模塊上的Atlas 2Z8系統(tǒng)如何使...
2018-11-26 標(biāo)簽:賽靈思機(jī)器視覺機(jī)器學(xué)習(xí) 3226 0
在本視頻中,通過顯示具有OCR和canny邊緣檢測功能的高性能線掃描儀應(yīng)用SVDK,了解視覺解決方案如何從可編程邏輯中的加速電路中受益。
Xilinx 4x100G轉(zhuǎn)發(fā)器的參考設(shè)計介紹
了解在VC730 OTN測試開發(fā)平臺上運(yùn)行的Xilinx 4x100G轉(zhuǎn)發(fā)器參考設(shè)計。 (簡明版)
2018-11-30 標(biāo)簽:測試賽靈思轉(zhuǎn)發(fā)器 3218 0
基于賽靈思FPGA的廣告推薦算法Wide and deep硬件加速案例
作者:雪湖科技 梅碧峰 在這篇文章里你可以了解到廣告推薦算法Wide and deep模型的相關(guān)知識和搭建方法,還能了解到模型優(yōu)化和評估的方式。我還為你...
2020-11-27 標(biāo)簽:fpga賽靈思機(jī)器學(xué)習(xí) 3207 0
基于賽靈思所有可編程FPGA和SoC的DeePhi深度學(xué)習(xí)平臺介紹
DeePhi Tech是面向無人機(jī),機(jī)器人,監(jiān)控攝像機(jī)和數(shù)據(jù)中心應(yīng)用的FPGA深度學(xué)習(xí)平臺提供商.DeePhi平臺基于賽靈思所有可編程FPGA和SoC,...
了解如何為UltraScale +設(shè)計添加額外的安全級別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |