完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > asic
ASIC是Application Specific Integrated Circuit的英文縮寫(xiě),在集成電路界被認(rèn)為是一種為專(zhuān)門(mén)目的而設(shè)計(jì)的集成電路。ASIC也是Australian Securities and Investment Commission的英文縮寫(xiě),即澳大利亞證券和投資委員會(huì),它是澳大利亞金融服務(wù)和市場(chǎng)的法定監(jiān)管機(jī)構(gòu)。
文章:996個(gè) 瀏覽:122180次 帖子:393個(gè)
如何整合EDA、IP與設(shè)計(jì)資源,讓AI芯片快人一步?
在“AI Outside”方面,AI芯片隨著數(shù)據(jù)爆炸時(shí)代的到來(lái)應(yīng)運(yùn)而生,龐大的算力意味著其往往具備超大的設(shè)計(jì)規(guī)模,對(duì)于芯片來(lái)說(shuō),規(guī)模越大,結(jié)構(gòu)越復(fù)雜、精...
美聯(lián)儲(chǔ)資金瞄準(zhǔn)實(shí)用的同態(tài)加密
美國(guó)國(guó)防高級(jí)計(jì)劃局 (Darpa) 已向四個(gè)團(tuán)隊(duì)授予合同,以開(kāi)發(fā)用于完全同態(tài)加密的 ASIC 加速器,作為其虛擬環(huán)境中數(shù)據(jù)保護(hù) (DPRIVE) 計(jì)劃的...
2022-07-20 標(biāo)簽:asic數(shù)據(jù)加密 1838 0
一般來(lái)說(shuō),端點(diǎn)推理過(guò)程的計(jì)算復(fù)雜度較低,涉及的任務(wù)相對(duì)固定。硬件加速功能對(duì)通用性要求不高,無(wú)需頻繁更改架構(gòu)。
此外,開(kāi)放神經(jīng)網(wǎng)絡(luò)交換 (ONNX) 格式的兼容性允許 InferX X1M 工具以最佳方式自動(dòng)將框架中表示的任何模型映射到 X1 加速器。
2022-07-11 標(biāo)簽:asic神經(jīng)網(wǎng)絡(luò)AI 1271 0
真正的AI邊緣計(jì)算出現(xiàn)在高度集成的處理器和IP中
現(xiàn)在對(duì) AI 邊緣計(jì)算的期望與我們幾年前對(duì)物聯(lián)網(wǎng)的預(yù)測(cè)相似。就像數(shù)以萬(wàn)億計(jì)的“事物”將被連接起來(lái)一樣,我們假設(shè)其中絕大多數(shù)將是(人工)智能的。
2022-07-08 標(biāo)簽:asic物聯(lián)網(wǎng)Xilinx 933 0
FPGA設(shè)計(jì)人員轉(zhuǎn)向云端機(jī)器學(xué)習(xí)
Plunify 工程師設(shè)計(jì)了一種解決方案來(lái)解決性能和時(shí)序挑戰(zhàn),使用機(jī)器學(xué)習(xí)技術(shù)來(lái)關(guān)閉時(shí)序并優(yōu)化 FPGA 設(shè)計(jì),分析過(guò)去的編譯結(jié)果以預(yù)測(cè)最佳綜合/布...
單個(gè)封裝中的多個(gè)裸片構(gòu)成了一個(gè)非常大的設(shè)計(jì);除了仿真之外,沒(méi)有其他方法可以進(jìn)行徹底的驗(yàn)證。這種設(shè)計(jì)充其量只能模擬繁瑣,而且必要的測(cè)試數(shù)量意味著沒(méi)有模...
通過(guò)片上儀器和邏輯分析輕松進(jìn)行FPGA和ASIC調(diào)試
隨著復(fù)雜性的增加和對(duì)探測(cè)點(diǎn)的訪問(wèn)受限,ASIC 和 FPGA 驗(yàn)證和調(diào)試變得乏味且耗時(shí)。隨著越來(lái)越多的功能集成到每個(gè)芯片中,對(duì)探測(cè)點(diǎn)的物理訪問(wèn)變得不...
用于系統(tǒng)實(shí)現(xiàn)的平臺(tái)連續(xù)體
基于 FPGA 的快速原型開(kāi)發(fā)平臺(tái)作為一個(gè)周期精確的軟件開(kāi)發(fā)平臺(tái),能夠連接到現(xiàn)實(shí)世界的接口以運(yùn)行詳盡的回歸。
虛擬硬件平臺(tái)為開(kāi)發(fā)人員帶來(lái)光明的未來(lái)
虛擬硬件平臺(tái)為開(kāi)發(fā)人員帶來(lái)了光明的未來(lái),免除了他們等待硬件可用性的痛苦,并提供了硬件開(kāi)發(fā)板無(wú)法提供的調(diào)試功能。虛擬硬件平臺(tái)對(duì)于這十年及以后的軟件開(kāi)發(fā)...
2022年6月21日,眾合科技主題為“芯火相傳,共筑發(fā)展”的戰(zhàn)略業(yè)務(wù)系列展于6月21日-7月22日在杭州青山湖科技園進(jìn)行,作為眾合科技的重要合作伙伴之一...
LDPC 的研究將繼續(xù)進(jìn)行,我們可以期待這些代碼在不同的通信場(chǎng)景中會(huì)發(fā)現(xiàn)更多的適用性。我們很可能會(huì)看到在新一代 CMTS 和數(shù)據(jù)中心系統(tǒng)中采用低密度...
汽車(chē)芯片供應(yīng)反轉(zhuǎn)劇 汽車(chē)芯片還應(yīng)保持謹(jǐn)慎樂(lè)觀
而國(guó)內(nèi)汽車(chē)汽車(chē)的芯片采購(gòu),還處在四處漏洞的階段,我覺(jué)得這個(gè)事啊,主要是汽車(chē)芯片的原有分類(lèi)的原因,從MCU、電源SPC芯片、ASIC芯片、低壓MOSFET...
2022-06-21 標(biāo)簽:電動(dòng)汽車(chē)asic汽車(chē)芯片 2995 0
需要門(mén)級(jí)驗(yàn)證:FPGA 和 ASIC 一樣需要設(shè)計(jì)級(jí)驗(yàn)證。但是,F(xiàn)PGA 在門(mén)級(jí)不是細(xì)粒度的,因此它們不需要門(mén)級(jí)驗(yàn)證。您將每個(gè)門(mén)都放置在 ASIC 設(shè)計(jì)...
在另一個(gè)應(yīng)用中,像 Nvidia 這樣的處理器制造商正在考慮轉(zhuǎn)向其 GPU 的多芯片實(shí)現(xiàn)。這將需要廣泛的仿真,以確保多芯片對(duì)用戶(hù)而言就像一個(gè)統(tǒng)一的圖...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |