完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:27252次 帖子:90個
異步電路不能根據(jù)時鐘是否同源來界定,時鐘之間沒有確定的相位關(guān)系是唯一準(zhǔn)則。
2023-06-27 標(biāo)簽:FPGA設(shè)計芯片設(shè)計異步電路 1324 0
用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計性能。
2023-10-30 標(biāo)簽:arm濾波器FPGA設(shè)計 1323 0
總結(jié)一下在時序分析中的基本概念及基本術(shù)語
下圖是一個經(jīng)典時序分析模型,無論寄存器A與寄存器B是否在同一個芯片中,下列概念均適用。
2023-07-03 標(biāo)簽:FPGA設(shè)計寄存器時序分析 1323 0
FPGA Vivado-TLC549驅(qū)動設(shè)計介紹
在生活中,數(shù)模轉(zhuǎn)換的例子到處可見。但是在我們做FPGA設(shè)計時,需要對數(shù)字信號進行處理,但是,不是所有的信號都是以數(shù)字信號的形式體現(xiàn)的,比如光信號、聲信號...
2023-07-27 標(biāo)簽:fpgaFPGA設(shè)計寄存器 1300 1
論工業(yè)控制系統(tǒng)的FPGA設(shè)計方法(2)
上次博文簡要介紹了人們研究使用FPGA來進行工業(yè)控制的驅(qū)動力與FPGA器件與工具的介紹,本次介紹FPGA設(shè)計方法論中的FPGA體系及其開發(fā)工具介紹。
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計工業(yè)控制 1290 0
論工業(yè)控制系統(tǒng)的FPGA設(shè)計方法(3)
上次博文簡要分析了人們研究使用FPGA來進行工業(yè)控制的驅(qū)動力,并介紹了FPGA器件與開發(fā)工具。隨著器件成本的降低和器件性能的上升,F(xiàn)PGA必將在工業(yè)控制...
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計工業(yè)控制 1274 0
FPGA數(shù)字圖像顯示原理與實現(xiàn)設(shè)計
視頻圖像經(jīng)過數(shù)十年的發(fā)展,已形成了一系列的規(guī)范,以VGA和HDMI為主的視頻圖像接口協(xié)議也得到定義與推廣。
2023-09-06 標(biāo)簽:FPGA設(shè)計VGA編解碼芯片 1263 0
ASIC的clock gating在FPGA里面實現(xiàn)是什么結(jié)果呢?
首先,ASIC芯片的clock gating絕對不能采用下面結(jié)構(gòu),原因是會產(chǎn)生時鐘毛刺
2023-08-25 標(biāo)簽:轉(zhuǎn)換器FPGA設(shè)計寄存器 1257 0
求一種FPGA實現(xiàn)圖像去霧的實現(xiàn)設(shè)計方案
本文詳細(xì)描述了FPGA實現(xiàn)圖像去霧的實現(xiàn)設(shè)計方案,采用暗通道先驗算法實現(xiàn),并利用verilog并行執(zhí)行的特點對算法進行了加速;
2023-06-05 標(biāo)簽:HDMIFPGA設(shè)計RGB 1256 0
Mojo v3 FPGA板與16x2 LCD模塊是如何進行連接的呢?
在本教程中,我們將使用Verilog HDL設(shè)計一個數(shù)字電路,該電路與基于HD44780 LCD控制器/驅(qū)動芯片的通用LCD模塊連接。Mojo V3 F...
2023-09-20 標(biāo)簽:FPGA設(shè)計LCD控制器多路復(fù)用器 1248 0
FPGA零基礎(chǔ)之Vivado-超聲波驅(qū)動設(shè)計
聲音是我們?nèi)粘I钪胁豢扇鄙俚囊环N信號,在傳遞信息的同時,也在生活中的各個領(lǐng)域有較多的應(yīng)用。
2023-10-18 標(biāo)簽:驅(qū)動器FPGA設(shè)計接收器 1238 0
在很久之前便陸續(xù)談過亞穩(wěn)態(tài),F(xiàn)IFO,復(fù)位的設(shè)計。本次亦安做一個簡單的總結(jié),從宏觀上給大家展示跨時鐘域的解決方案。
2024-01-08 標(biāo)簽:FPGA設(shè)計fifoCDC 1230 0
FPGA設(shè)計的五個主要任務(wù):邏輯綜合、門級映射、整體功能邏輯布局、邏輯資源互連布線,最后生成FPGA的bit流
2023-04-06 標(biāo)簽:FPGA設(shè)計EDA工具SoC芯片 1229 0
一直想做一個可以供大家學(xué)習(xí)、使用的開源IP庫,類似OpenCores,OC上IP在領(lǐng)域內(nèi)的IP很少,通用性強一點,所以作為OC的“補充”,所以做了一個開...
2023-05-06 標(biāo)簽:FPGA設(shè)計接收器FIR 1225 0
基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記(一)
本文開始,我們介紹下項目中設(shè)計的并行LVDS高速DAC接口設(shè)計,包括DAC與FPGA硬件接口設(shè)計、軟件設(shè)計等。
2023-06-07 標(biāo)簽:FPGA設(shè)計dac數(shù)模轉(zhuǎn)換器 1219 0
如果SoC設(shè)計規(guī)模小,在單個FPGA內(nèi)可以容納,那么只要系統(tǒng)中的FPGA具有所SoC所設(shè)計需要時鐘的數(shù)量
2023-04-07 標(biāo)簽:FPGA設(shè)計分頻器SoC芯片 1211 0
由于以太網(wǎng)測試使用的開發(fā)板是淘寶購買的某款開發(fā)板,開發(fā)人員在電路設(shè)計時沒有考慮到將以太網(wǎng)芯片的接收時鐘、發(fā)送時鐘通過FPGA的專用時鐘管腳接入到到全局時鐘網(wǎng)絡(luò)
2023-06-19 標(biāo)簽:FPGA設(shè)計以太網(wǎng)寄存器 1197 0
FPGA設(shè)計是否需要學(xué)習(xí)SystemVerilog
Verilog和System Verilog是同一硬件描述語言(HDL)的同義名稱。
2023-10-26 標(biāo)簽:FPGA設(shè)計仿真器HDL語言 1195 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |