完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > HDL
文章:186個(gè) 視頻:100個(gè) 瀏覽:47925次 帖子:125個(gè)
初學(xué)者學(xué)習(xí)Verilog HDL的步驟和經(jīng)驗(yàn)技巧
Verilog HDL是一種硬件描述語(yǔ)言(HDL:Hardware Discription Language),Verilog HDL語(yǔ)言是一種以文本形...
使用ModelSim自動(dòng)生成狀態(tài)機(jī)FSM的狀態(tài)轉(zhuǎn)換圖
HDL代碼設(shè)計(jì)中重要的內(nèi)容之一就是設(shè)計(jì)程序的狀態(tài)機(jī)FSM,狀態(tài)轉(zhuǎn)換控制著整個(gè)程序的流程,為了理解程序,我們經(jīng)常需要把狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換圖畫(huà)出來(lái),這樣看起來(lái)...
2017-02-10 標(biāo)簽:HDLModelSim狀態(tài)機(jī) 1.6萬(wàn) 0
一個(gè)完整的半定制設(shè)計(jì)流程應(yīng)該是:RTL代碼輸入、功能仿真、邏輯綜合、形式驗(yàn)證、時(shí)序/功耗/噪聲分析,布局布線(xiàn)(物理綜合)、版圖驗(yàn)證。
基于周期的仿真算法以時(shí)鐘周期為處理單位(與時(shí)間無(wú)關(guān))。其旨在時(shí)鐘邊沿進(jìn)行計(jì)算,不管時(shí)鐘周期內(nèi)的時(shí)序,且只是用兩值邏輯(0和1)。該算法主要針對(duì)的是大規(guī)模...
RTL級(jí)設(shè)計(jì)的基本要素和步驟是什么
綜合(Logic Synthesize)是指將HDL語(yǔ)言、原理圖等設(shè)計(jì)輸入翻譯成由與、或、非門(mén)等基本邏輯單元組成的門(mén)級(jí)連接(網(wǎng)表),并根據(jù)設(shè)計(jì)目標(biāo)與...
FPGA定點(diǎn)小數(shù)的常規(guī)格式、相對(duì)于浮點(diǎn)小數(shù)的優(yōu)勢(shì)與劣勢(shì)和計(jì)算的概述
所謂定點(diǎn)小數(shù),就是小數(shù)點(diǎn)固定地隱含在某一位置上的數(shù)據(jù)。由于小數(shù)點(diǎn)的位置是固定的,所以就沒(méi)有必要儲(chǔ)存它(如果儲(chǔ)存了小數(shù)點(diǎn)的位置,那就是浮點(diǎn)數(shù)了)。而小數(shù)的...
Verilog HDL和VHDL是目前兩種最常用的硬件描述語(yǔ)言,同時(shí)也都是IEEE標(biāo)準(zhǔn)化的HDL語(yǔ)言。
2020-08-25 標(biāo)簽:HDLvhdlVerilog HDL 9610 0
8位無(wú)符號(hào)數(shù)乘法運(yùn)算HDL設(shè)計(jì)實(shí)例
加減乘除是運(yùn)算的基礎(chǔ),也是我們?cè)谛W(xué)課堂里的重點(diǎn)必修課。乘除運(yùn)算雖然對(duì)于我們今天來(lái)說(shuō)還是小菜一碟,讓計(jì)算機(jī)做起來(lái)也是九牛一毛不足掛齒,但是要真探究一下計(jì)...
2017-02-11 標(biāo)簽:HDL 9302 0
薦讀:如何學(xué)習(xí)FPGA?為什么你會(huì)覺(jué)得FPGA難學(xué)?
很多人問(wèn)我該如何去學(xué)FPGA,那么今天咱們就來(lái)聊一聊。 一、入門(mén)首先要掌握HDL(HDL=verilog+VHDL)。 第一句話(huà)是:還沒(méi)學(xué)數(shù)電的先學(xué)數(shù)電...
292
5
完整中文版Cadence Concept HDL & Allegro 原理圖與PCB設(shè)計(jì)
標(biāo)簽:CadenceCONCEPTAllegro設(shè)計(jì) 59434 292
以太網(wǎng)物理層的有什么基本功能?如何通過(guò)Verilog HDL實(shí)現(xiàn)立即下載
類(lèi)別:通信網(wǎng)絡(luò) 2018-09-18 標(biāo)簽:以太網(wǎng)VerilogHDL 3947 1
輕松成為設(shè)計(jì)高手Verilog HDL實(shí)用精解的源代碼合集免費(fèi)下載立即下載
類(lèi)別:C語(yǔ)言|源代碼 2019-11-29 標(biāo)簽:VerilogHDL源代碼 3522 0
Verilog HDL綜合實(shí)用教程PDF電子書(shū)免費(fèi)下載立即下載
類(lèi)別:嵌入式開(kāi)發(fā) 2019-05-13 標(biāo)簽:寄存器VerilogHDL 3149 2
類(lèi)別:PCB設(shè)計(jì)規(guī)則 2019-06-21 標(biāo)簽:PCBCadenceHDL 3040 0
如何使用Verilog HDL設(shè)計(jì)2位16進(jìn)制的計(jì)數(shù)器詳細(xì)程序分析立即下載
類(lèi)別:模擬數(shù)字論文 2018-09-21 標(biāo)簽:Verilog計(jì)數(shù)器HDL 2879 0
Verilog HDL的經(jīng)典練習(xí)題免費(fèi)下載立即下載
類(lèi)別:嵌入式開(kāi)發(fā) 2019-08-30 標(biāo)簽:檢測(cè)器VerilogHDL 2621 0
類(lèi)別:PCB設(shè)計(jì)規(guī)則 2020-08-03 標(biāo)簽:PCBAltiumHDL 2525 0
X-HDL V4.21應(yīng)用程序免費(fèi)下載立即下載
類(lèi)別:實(shí)用工具 2019-04-24 標(biāo)簽:verilogHDL應(yīng)用程序 2425 1
怎么學(xué)習(xí)FPGA?菜鳥(niǎo)學(xué)習(xí)FPGA的步驟
第一句話(huà)是:還沒(méi)學(xué)數(shù)電的先學(xué)數(shù)電。然后你可以選擇verilog或者VHDL,有C語(yǔ)言基礎(chǔ)的,建議選擇VHDL。因?yàn)関erilog太像C了,很容易混淆,最...
推薦一款網(wǎng)頁(yè)版的Verilog代碼編輯仿真驗(yàn)證平臺(tái)
打開(kāi)后的界面如下圖所示,全英文顯示。如果感覺(jué)自己的英文水平欠佳,可以使用谷歌瀏覽器打開(kāi)該網(wǎng)頁(yè),并選擇在線(xiàn)翻譯功能,翻譯的正確率還是很高的。
VHDL和Verilog HDL語(yǔ)言對(duì)比 Verilog HDL和VHDL都是用于邏輯設(shè)計(jì)的硬件描述語(yǔ)言,并且都已成為IEEE標(biāo)準(zhǔn)。VHDL是在198...
電子發(fā)燒友網(wǎng)報(bào)道(文/梁浩斌)乘著自動(dòng)駕駛的東風(fēng),激光雷達(dá)在最近兩年攢足了風(fēng)頭,各種融資上市消息蜂擁而至。2020年被稱(chēng)為“自動(dòng)駕駛元年”,海外激光雷達(dá)...
Verilog HDL為門(mén)級(jí)電路建模的能力詳解
門(mén)電平模型化 本章講述Verilog HDL為門(mén)級(jí)電路建模的能力,包括可以使用的內(nèi)置基本門(mén)和如何使用它們來(lái)進(jìn)行硬件描述。 5.1 內(nèi)置基本門(mén) Veril...
簡(jiǎn)述Verilog HDL中阻塞語(yǔ)句和非阻塞語(yǔ)句的區(qū)別
? 在Verilog中有兩種類(lèi)型的賦值語(yǔ)句:阻塞賦值語(yǔ)句(“=”)和非阻塞賦值語(yǔ)句(“=”)。正確地使用這兩種賦值語(yǔ)句對(duì)于Verilog的設(shè)計(jì)和仿真非常...
該FPGA項(xiàng)目旨在詳細(xì)展示如何使用Verilog處理圖像,從Verilog中讀取輸入位圖圖像(.bmp),處理并將處理結(jié)果寫(xiě)入Verilog中的輸出位圖...
電子發(fā)燒友網(wǎng)核心提示 :目前,硬件描述語(yǔ)言(HDL)可謂是百花齊放,有VHDL、Superlog、Verilog、SystemC、Cynlib C++、...
芯片設(shè)計(jì)分為哪些步驟?為什么要分前端后端?前端后端是什么意思
芯片設(shè)計(jì)分為哪些步驟?為什么要分為前端后端?前端后端分別是什么意思? 芯片設(shè)計(jì)分為前端和后端兩個(gè)主要步驟。前端設(shè)計(jì)由邏輯設(shè)計(jì)和驗(yàn)證組成,后端設(shè)計(jì)則包括物...
2023-12-07 標(biāo)簽:芯片設(shè)計(jì)HDL 5064 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |