IP核簡(jiǎn)介

    IP就是知識(shí)產(chǎn)權(quán)核或知識(shí)產(chǎn)權(quán)模塊的意思，在EDA技術(shù)開(kāi)發(fā)中具有十分重要的地位。美國(guó)著名的Dataquest咨詢(xún)公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計(jì)好的電路功能模塊”。IP主要分為軟IP、固IP和硬IP。軟IP是用Verilog/VHDL等硬件描述語(yǔ)言描述的功能塊，但是并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能。固IP是完成了綜合的功能塊。硬IP提供設(shè)計(jì)的最終階段產(chǎn)品——掩膜。

IP核百科

IP就是知識(shí)產(chǎn)權(quán)核或知識(shí)產(chǎn)權(quán)模塊的意思，在EDA技術(shù)開(kāi)發(fā)中具有十分重要的地位。美國(guó)著名的Dataquest咨詢(xún)公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計(jì)好的電路功能模塊”。IP主要分為軟IP、固IP和硬IP。軟IP是用Verilog/VHDL等硬件描述語(yǔ)言描述的功能塊，但是并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能。固IP是完成了綜合的功能塊。硬IP提供設(shè)計(jì)的最終階段產(chǎn)品——掩膜。

基本分類(lèi)

IP內(nèi)核的三種類(lèi)型

IP核有三種不同的存在形式：HDL語(yǔ)言形式，網(wǎng)表形式、版圖形式。分別對(duì)應(yīng)我們常說(shuō)的三類(lèi)IP內(nèi)核：軟核、固核和硬核。這種分類(lèi)主要依據(jù)產(chǎn)品交付的方式，而這三種IP內(nèi)核實(shí)現(xiàn)方法也各具特色。

軟核

軟核是用VHDL等硬件描述語(yǔ)言描述的功能塊，但是并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能。軟IP通常是以硬件描述語(yǔ)言HDL源文件的形式出現(xiàn)，應(yīng)用開(kāi)發(fā)過(guò)程與普通的HDL設(shè)計(jì)也十分相似，只是所需的開(kāi)發(fā)硬軟件環(huán)境比較昂貴。軟IP的設(shè)計(jì)周期短，設(shè)計(jì)投入少。由于不涉及物理實(shí)現(xiàn)，為后續(xù)設(shè)計(jì)留有很大的發(fā)揮空間，增大了IP的靈活性和適應(yīng)性。其主要缺點(diǎn)是在一定程度上使后續(xù)工序無(wú)法適應(yīng)整體設(shè)計(jì)，從而需要一定程度的軟IP修正，在性能上也不可能獲得全面的優(yōu)化。由于軟核是以源代碼的形式提供，盡管源代碼可以采用加密方法，但其知識(shí)產(chǎn)權(quán)保護(hù)問(wèn)題不容忽視。

硬核

硬核提供設(shè)計(jì)階段最終階段產(chǎn)品：掩膜。以經(jīng)過(guò)完全的布局布線(xiàn)的網(wǎng)表形式提供，這種硬核既具有可預(yù)見(jiàn)性，同時(shí)還可以針對(duì)特定工藝或購(gòu)買(mǎi)商進(jìn)行功耗和尺寸上的優(yōu)化。盡管硬核由于缺乏靈活性而可移植性差，但由于無(wú)須提供寄存器轉(zhuǎn)移級(jí)（RTL）文件，因而更易于實(shí)現(xiàn)IP保護(hù)。

固核

固核則是軟核和硬核的折衷。大多數(shù)應(yīng)用于FPGA的IP內(nèi)核均為軟核，軟核有助于用戶(hù)調(diào)節(jié)參數(shù)并增強(qiáng)可復(fù)用性。軟核通常以加密形式提供，這樣實(shí)際的 RTL對(duì)用戶(hù)是不可見(jiàn)的，但布局和布線(xiàn)靈活。在這些加密的軟核中，如果對(duì)內(nèi)核進(jìn)行了參數(shù)化，那么用戶(hù)就可通過(guò)頭文件或圖形用戶(hù)接口（GUI）方便地對(duì)參數(shù)進(jìn)行操作。對(duì)于那些對(duì)時(shí)序要求嚴(yán)格的內(nèi)核（如PCI接口內(nèi)核），可預(yù)布線(xiàn)特定信號(hào)或分配特定的布線(xiàn)資源，以滿(mǎn)足時(shí)序要求。這些內(nèi)核可歸類(lèi)為固核，由于內(nèi)核是預(yù)先設(shè)計(jì)的代碼模塊，因此這有可能影響包含該內(nèi)核的整體設(shè)計(jì)。由于內(nèi)核的建立（setup）、保持時(shí)間和握手信號(hào)都可能是固定的，因此其它電路的設(shè)計(jì)時(shí)都必須考慮與該內(nèi)核進(jìn)行正確地接口。如果內(nèi)核具有固定布局或部分固定的布局，那么這還將影響其它電路的布局。

技術(shù)應(yīng)用

數(shù)字到模擬轉(zhuǎn)換器（DACs）將一個(gè)二進(jìn)制數(shù)轉(zhuǎn)換為與之對(duì)應(yīng)的電壓值，常用的D/A轉(zhuǎn)換器都是由電阻或電容加權(quán)網(wǎng)絡(luò)、受碼元控制的開(kāi)關(guān)和基準(zhǔn)電壓或電流源組成。當(dāng)D/A轉(zhuǎn)換器需要轉(zhuǎn)換的信號(hào)每次取樣字長(zhǎng)很長(zhǎng)時(shí)，對(duì)這些電路的精度要求很高，并且還必須在整個(gè)溫度范圍和整個(gè)使用壽命期間內(nèi)保持電路參數(shù)的穩(wěn)定。例如，一個(gè)16位的D/A轉(zhuǎn)換器，其MSB的精度必須在1/2 16以?xún)?nèi)，這是很困難的。所以，需尋求一種中保持高分辨率又可降低對(duì)電路精度和穩(wěn)定度要求的方法。

可綜合的Delta-Sigma DAC（術(shù)語(yǔ)Delta-Sigma分別指算術(shù)差與和，即Δ-∑DAC），是Xilinx公司提供的免費(fèi)IP核，可從網(wǎng)上下載得到。

選擇和配置

選擇MAX7000S系列可編程邏輯器件，編譯后由MAX+PLUS II軟件自動(dòng)配置進(jìn)EMP7032SLC44芯片，將生成的目標(biāo)文件通過(guò)編程電纜對(duì)器件進(jìn)行編程。

將該IP核實(shí)現(xiàn)的D/A轉(zhuǎn)換器用于新型智能電阻爐溫度控制儀中，因?yàn)檎{(diào)節(jié)爐溫的信號(hào)不要求變化很快，因此DAC的輸入二進(jìn)制信號(hào)為緩變信號(hào)。對(duì)于這種低頻應(yīng)用，可以將RC時(shí)間常數(shù)取得較大，以減小噪聲。這樣，可綜合的VHDL語(yǔ)言Delta-Sigma DAC模塊配置進(jìn)EMP7032芯片后，達(dá)到了預(yù)期的效果。

IP核的分類(lèi)及特點(diǎn)

IP核的知識(shí)產(chǎn)權(quán)核心分為三大種類(lèi)：硬核，中核和軟核。硬件中心是知識(shí)產(chǎn)權(quán)構(gòu)思的物質(zhì)表現(xiàn)。這些利于即插即用應(yīng)用軟件并且比其它兩種類(lèi)型核的輕便性和靈活性要差。像硬核一樣，中核（有時(shí)候也稱(chēng)為半硬核）可以攜帶許多配置數(shù)據(jù)，而且可以配置許多不同的應(yīng)用軟件。三者之中最有靈活性的就是軟核了，它存在于任何一個(gè)網(wǎng)絡(luò)列表（一列邏輯門(mén)位和互相連接而成的集成電路）或者硬件描述語(yǔ)言（HDL）代碼中。

IP核的設(shè)計(jì)原理

軟IP內(nèi)核通常是用某種HDL文本提交用戶(hù)，它已經(jīng)過(guò)行為級(jí)設(shè)計(jì)優(yōu)化和功能驗(yàn)證，但其中不含有任何具體的物理信息。據(jù)此，用戶(hù)可以綜合出正確的門(mén)電路級(jí)網(wǎng)表，并可以進(jìn)行后續(xù)結(jié)構(gòu)設(shè)計(jì)，具有最大的靈活性，可以很容易地借助于EDA綜合工具與其他外部邏輯電路結(jié)合成一體，根據(jù)各種不同的半導(dǎo)體工藝，設(shè)計(jì)成具有不同性能的器件?？梢陨唐坊能汭P內(nèi)核一般電路結(jié)構(gòu)總門(mén)數(shù)都在5000門(mén)以上。但是，如果后續(xù)設(shè)計(jì)不當(dāng)，有可能導(dǎo)致整個(gè)結(jié)果失敗。軟IP內(nèi)核又稱(chēng)作虛擬器件。

硬IP內(nèi)核是基于某種半導(dǎo)體工藝的物理設(shè)計(jì)，已有固定的拓?fù)洳季趾途唧w工藝，并已經(jīng)過(guò)工藝驗(yàn)證，具有可保證的性能。其提供給用戶(hù)的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件，是可以拿來(lái)就用的全套技術(shù)。

固IP內(nèi)核的設(shè)計(jì)深度則是介于軟IP內(nèi)核和硬IP內(nèi)核之間，除了完成硬IP內(nèi)核所有的設(shè)計(jì)外，還完成了門(mén)電路級(jí)綜合和時(shí)序仿真等設(shè)計(jì)環(huán)節(jié)。一般以門(mén)電路級(jí)網(wǎng)表形式提交用戶(hù)使用。

IP核的總線(xiàn)介紹

為了使IP 核集成更快速、更方便，縮短進(jìn)入市場(chǎng)的時(shí)間，迫切需要一種標(biāo)準(zhǔn)的互聯(lián)方案，在這一背景下產(chǎn)生的片上總線(xiàn)OCB（on-chip bus）技術(shù)。目前，基于IP 核互連的總線(xiàn)結(jié)構(gòu)較有影響力的有三種：IBM公司的Core Connect，ARM 公司的AMBA（Advanced MicrocontrollerBusArchitecture）和SilicoreCorp公司的Wishbone。

1．CoreConnect 總線(xiàn)IBM 公司的CoreConnect 總線(xiàn)提供了三種基本結(jié)構(gòu)：處理器內(nèi)部總線(xiàn)PLB（Processor Local Bus）、片上外圍總線(xiàn)OPB（On-ChipPeripheral Bus）和設(shè)備控制總線(xiàn)DCR（Device Control Register）。

（1） PLB 標(biāo)準(zhǔn)是為總線(xiàn)傳輸?shù)闹饕l(fā)出者和接受者之間提供高帶寬、低延遲的連接。其主要特征為：  高性能處理器內(nèi)部總線(xiàn)；

 交疊的讀和寫(xiě)功能（最快每周期兩次傳輸）；  支持分段傳輸；  讀和寫(xiě)分開(kāi)；  32～64 位數(shù)據(jù)總線(xiàn)；  32 位地址空間；  支持16～64 字節(jié)突發(fā)傳輸模式；  4 級(jí)仲裁優(yōu)先權(quán)；  特殊DMA（Direct Memory Access）模式。

（2） OPB 標(biāo)準(zhǔn)為連接具有不同的總線(xiàn)寬度及時(shí)序要求的外設(shè)和內(nèi)存提供了一條途徑，并盡量減小對(duì)PLB 性能的影響。其主要特性如下：  片上外圍總線(xiàn)、支持多個(gè)主設(shè)備；  32 位地址空間；  讀和寫(xiě)數(shù)據(jù)總線(xiàn)分開(kāi)；  8～32 位數(shù)據(jù)總線(xiàn)；  動(dòng)態(tài)總線(xiàn)寬度；  支持重試模式（如果主設(shè)備要求的從設(shè)備忙，主設(shè)備隔一段時(shí)間再次請(qǐng)求）；  支持突發(fā)（burst）傳輸模式；  支持DMA。

（2） DCR 是用來(lái)規(guī)范CPU 通用寄存器設(shè)備，控制寄存器之間傳輸數(shù)據(jù)。DCR 總線(xiàn)在內(nèi)存地址映射中取消了配置寄存器，減少取操作，增加處理器內(nèi)部總線(xiàn)的帶寬。其主要特征如下：  10 位地址總線(xiàn)；  32 位數(shù)據(jù)總線(xiàn)；  同步和異步的傳輸；  分布式結(jié)構(gòu)。

CoreConnect 擁有完備的一整套技術(shù)文檔，在技術(shù)上可行性較強(qiáng)，可以應(yīng)用在類(lèi)似于工作站這樣的高性能系統(tǒng)的連接，對(duì)于簡(jiǎn)單的嵌入式應(yīng)用來(lái)說(shuō)可能有點(diǎn)太復(fù)雜，提供的許多特性無(wú)法用到。

2．AMBA 總線(xiàn)AMBA 總線(xiàn)體系結(jié)構(gòu)定義了2 種總線(xiàn)：AHB（Advanced High-performanceSOC 設(shè)計(jì)初級(jí)培訓(xùn)（Bus）和APB（Advance Peripheral Bus），如圖1-2 所示。圖1-2 AMBA 總線(xiàn)體系結(jié)構(gòu)（1） AHB 主要用于連接高性能、高吞吐率的設(shè)備，完成ARM 芯核與CPU外圍部分例如存儲(chǔ)通道控制器，DMA 控制器，SPI 接口等的整合。它的主要特性包括：  多控制器；  分段傳輸；  單周期總線(xiàn)控制權(quán)移交；  32～128 位總線(xiàn)寬；  包含一種訪(fǎng)問(wèn)保護(hù)機(jī)制，用來(lái)區(qū)別特權(quán)訪(fǎng)問(wèn)和無(wú)特權(quán)訪(fǎng)問(wèn)模式，或指令和數(shù)據(jù)提取等；  突發(fā)傳輸模式最大為16 節(jié)；  訪(fǎng)問(wèn)空間限制在32 位；

 支持仲裁、REQ、GNT 和LOCK；  支持字節(jié)、半字和字傳輸。

（2） APB 是專(zhuān)為降低功耗以及接口復(fù)雜性而設(shè)計(jì)的外圍互聯(lián)總線(xiàn)，它常被用于連接一些低帶寬、低速傳輸?shù)耐庠O(shè)，主要特征如下：  低性能、低功率外圍總線(xiàn)；  單控制器；  32 位地址空間；  32 位數(shù)據(jù)總線(xiàn)；  分開(kāi)讀和寫(xiě)數(shù)據(jù)總線(xiàn)。

3．Wishbone 總線(xiàn)Wishbone 總線(xiàn)是Silicore 公司推出的片上總線(xiàn)協(xié)議。它的結(jié)構(gòu)極其簡(jiǎn)單、靈活，又完全公開(kāi)、完全免費(fèi)，獲得眾多支持。主要特征如下：  所有應(yīng)用使用一個(gè)總線(xiàn)體系結(jié)構(gòu)；  支持多控制器；  64 位地址空間；  8～64 位數(shù)據(jù)總線(xiàn)（可擴(kuò)展）；  單周期讀和寫(xiě)；  支持重試；  支持內(nèi)存映射，F(xiàn)IFO（FISRT IN FIRSTO U T ）和十字互連接口；  由終端用戶(hù)定義仲裁方式。同前2 種總線(xiàn)結(jié)構(gòu)相比，Wishbone 只定義了一種高速總線(xiàn)，在既需要高速總線(xiàn)又需要低速總線(xiàn)的系統(tǒng)中，使用兩個(gè)Wishbone 接口，比起設(shè)計(jì)兩個(gè)不同的接口要簡(jiǎn)單些。

4．Avalon 總線(xiàn)這里，再介紹下將要用到的Avalon 總線(xiàn)。Avalon 總線(xiàn)發(fā)布于2000 年的秋天，是Altera 公司針對(duì)FPGAs 而設(shè)計(jì)的一種SOPC 接口標(biāo)準(zhǔn)。它提供了各設(shè)備之間連接的接口，可以用于片上處理器和外設(shè)之間的連接。Avalon 總線(xiàn)具有支持SOPC，結(jié)構(gòu)簡(jiǎn)單和可參數(shù)化配置等特點(diǎn)。主要特征如下：  32 位地址空間，共計(jì)4Gbytes；  所有Avalon 總線(xiàn)信號(hào)都是和Avalon 總線(xiàn)時(shí)鐘同步的，這種設(shè)計(jì)簡(jiǎn)化了Avalon 總線(xiàn)的時(shí)序行為，便于和高速外設(shè)的連接；  地址、數(shù)據(jù)和控制信號(hào)使用獨(dú)立的端口，以簡(jiǎn)化外設(shè)的設(shè)計(jì)；  Avalon 總線(xiàn)自動(dòng)為所有外設(shè)產(chǎn)生片選信號(hào)，簡(jiǎn)化了Avalon 總線(xiàn)外設(shè)的設(shè)計(jì)；  支持多主設(shè)備結(jié)構(gòu)。多個(gè)主設(shè)備可以共存于Avalon 總線(xiàn)之中，Avalon 總線(xiàn)會(huì)自動(dòng)產(chǎn)生仲裁邏輯；  基于向?qū)У呐渲谩Ｓ脩?hù)可以使用圖形化的向?qū)?lái)配置Avalon 總線(xiàn)的相關(guān)參數(shù)；  動(dòng)態(tài)的總線(xiàn)寬度。Avalon 總線(xiàn)會(huì)自動(dòng)處理不同位寬設(shè)備間的信SOC 設(shè)計(jì)初級(jí)培訓(xùn)號(hào)，使不同位寬的設(shè)備可以順利通訊；

常用的IP核介紹

眾多的IP 提供商包括純IP 提供商、設(shè)計(jì)服務(wù)公司等都可以向設(shè)計(jì)者提供各種各樣的IP 核。目前，比較著名的IP 提供商包括ARM、Rambus、Synopsys、TTPCom、ParthusCeva、

Virage Logic、Artisan、MIPS、Mentor 和Mosys 等公司。ARM 作為業(yè)內(nèi)領(lǐng)先的32 位嵌入式RISC（Reduced Instruction Set Computer CPU）微處理器解決方案供應(yīng)商，自1990 年正式成立以來(lái)，發(fā)展迅速。下面就以ARM 公司為例，進(jìn)行介紹。ARM 的IP 核技術(shù)包括芯片內(nèi)核、結(jié)構(gòu)延伸、軟件開(kāi)發(fā)工具和片上系統(tǒng)解決方案，具有功耗低、性能高、成本低等特點(diǎn)。適用于多種領(lǐng)域，ARM 的用戶(hù)遍及多個(gè)行業(yè)，包括：汽車(chē)、消費(fèi)、娛樂(lè)、成像、工業(yè)、控制、網(wǎng)絡(luò)、存儲(chǔ)、安保和無(wú)線(xiàn)應(yīng)用。ARM 公司的“chipless”模式非常獨(dú)特，它從不直接介入芯片的生產(chǎn)和銷(xiāo)售領(lǐng)域，而是一直以IP 提供者的身份向各大半導(dǎo)體制造商出售知識(shí)產(chǎn)權(quán)。這種獨(dú)特的模式，使設(shè)計(jì)公司、OEM、軟件及工具開(kāi)發(fā)公司及制造公司都與ARM結(jié)成了合作伙伴關(guān)系，使其半導(dǎo)體行業(yè)產(chǎn)業(yè)鏈上游的上游，成為許多全球性RISC 標(biāo)準(zhǔn)的締造者。目前，采用ARM 公司IP 核的半導(dǎo)體公司已多達(dá)103 家，包括Intel、TI、Motorola、ST、IBM、ADI、美國(guó)國(guó)家半導(dǎo)體、Infineon、NEC、LSI 等半導(dǎo)體巨擘，RTOS 軟件廠(chǎng)商超過(guò)50 家如微軟、WindRiver 等公司，EDA工具廠(chǎng)商超過(guò)30 家如Cadence、Synopsys 等。ARM 處理器核當(dāng)前有6 個(gè)系列產(chǎn)品ARM7，ARM9，ARM9E，ARM10E，SecurCore 以及ARM11 系列。進(jìn)一步還包括與其合作伙伴一同研發(fā)的產(chǎn)品，如Intel XScale 微體系結(jié)構(gòu)和StrongARM 產(chǎn)品。其中每一類(lèi)又根據(jù)其包含的不同功能模塊而分成多種型號(hào)。在ARM 內(nèi)核中常用的四個(gè)模塊分別用T、D、M 和I 來(lái)表示，它們可供生產(chǎn)廠(chǎng)商根據(jù)不同用戶(hù)的需求來(lái)選擇配置。

（1） T 表示Thumb，該內(nèi)核可從16 位指令集擴(kuò)充到32 位ARM 指令集。

（2） D 表示Debug，該內(nèi)核中包含可用于調(diào)試的結(jié)構(gòu)，通常為一個(gè)邊界掃描鏈JTAG，以便進(jìn)入CPU 調(diào)試模式，從而進(jìn)行斷點(diǎn)設(shè)置、單步調(diào)試等工作。

（3） M 表示Multiplier，是8 位乘法器。

（4） I 表示Embedded ICE Logic，包含用于實(shí)現(xiàn)斷點(diǎn)觀測(cè)及變量觀測(cè)的邏輯電路，其中的TAP 控制器可接入到邊界掃描鏈。

1．ARM7

ARM7采用ARMV4T結(jié)構(gòu)，分為三級(jí)流水，空間統(tǒng)一的指令與數(shù)據(jù)Cache，平均功耗為0.6mW/MHz，時(shí)鐘速度為20MHz～133MHz，每條指令平均需要1.9 個(gè)時(shí)鐘周期，處理速度為0.9MIPS/MHz。其中的ARM710，ARM720 和ARM740 為內(nèi)帶Cache 的ARM 核。ARM 7 的運(yùn)算速度一般為150DMIPS。ARM7 是小型、快速、低能耗、集成式RISC 內(nèi)核，廣泛應(yīng)用于手持式計(jì)算、數(shù)據(jù)通信和消費(fèi)類(lèi)多媒體。

2．ARM9

ARM9 采用ARMV4T 結(jié)構(gòu)，采用五級(jí)流水處理以及分離的Cache 結(jié)構(gòu)，平均功耗為0.7mW/MHz。時(shí)鐘速度為100MHz～233MHz，每條指令平均需要1.5 個(gè)時(shí)鐘周期，處理速度為1.1MIPS/MHz。其中，ARM920、ARM940 和ARM9E 為含Cache 的CPU 核。性能為132MIPS（120MHz 時(shí)鐘，3.3V 供）或220MIPS（200MHz 時(shí)鐘）。ARM 9 的運(yùn)算速度一般為300DMIPS。ARM9 是低價(jià)、低能耗、高性能系統(tǒng)微處理器，配有Cache、內(nèi)存管理和寫(xiě)緩沖。多應(yīng)用于高級(jí)引擎管理、保安系統(tǒng)、頂置盒、便攜計(jì)算機(jī)和高檔打印機(jī)。

ARM9E 應(yīng)該屬于ARM10 系列，它也采用了ARMV5TE 結(jié)構(gòu)，其性能得到了大大提高。其中，ARM968E-S（tm）是ARM9E 系列的最新產(chǎn)品，它同時(shí)也是ARM9E 系列內(nèi)核中最小的、最低功耗的產(chǎn)品，可以為網(wǎng)絡(luò)、汽車(chē)、電子消費(fèi)娛樂(lè)品、無(wú)線(xiàn)方案等提供理想的技術(shù)方案。ARM968E-S 內(nèi)核含有低延遲的AMBA（tm） AHB-lite 總線(xiàn)接口，內(nèi)核與DMA 時(shí)鐘分離， 在閑置狀態(tài)下的功耗更低。ARM968E-S 內(nèi)核比ARM966E-S（tm）內(nèi)核的面積小20％，功耗至少降低10％。延長(zhǎng)了電池使用壽命。

3．ARM10

ARM10 采用ARMV5TE 結(jié)構(gòu)，采用六級(jí)流水處理，指令與數(shù)據(jù)分離的Cache 結(jié)構(gòu)。時(shí)鐘速度為300MHz，每條指令平均需要1.2 個(gè)周期。其中ARM1020 為帶Cache 的版本。ARM 10 的運(yùn)算速度一般為500DMIPS。ARM10 速度快，能夠支持多種商用操作系統(tǒng)，適用于高性能手持式因特網(wǎng)設(shè)備及數(shù)字式消費(fèi)類(lèi)產(chǎn)品。

3．ARM11

ARM11 采用ARMV6 結(jié)構(gòu)，采用8 級(jí)流水處理，動(dòng)態(tài)分支預(yù)測(cè)與返回堆棧。ARM11 的時(shí)鐘速度達(dá)到550MHz，采用了0.13 微米的工藝技術(shù)，支持IEM技術(shù)，可以大大減少功耗。ARM 11 的運(yùn)算速度一般為1000DMIPS。ARM還發(fā)布了四個(gè)新的ARM11 系列微處理器內(nèi)核（ARM1156T2-S 內(nèi)核、ARM1156T2F-S 內(nèi)核、ARM1176JZ-S 內(nèi)核和ARM11JZF-S 內(nèi)核）、應(yīng)用ARM1176JZ-S 和ARM11JZF-S 內(nèi)核系列的PrimeXsys 平臺(tái)、相關(guān)的CoreSight技術(shù)。

ARM1156T2-S 和ARM1156T2F-S 是首批含有ARM Thumb-2 內(nèi)核技術(shù)的產(chǎn)品，主要用于多種深嵌入式存儲(chǔ)器、汽車(chē)網(wǎng)絡(luò)和成像應(yīng)用產(chǎn)品，提供了更高的CPU 性能和吞吐量，并增加了許多特殊功能，可解決新一代裝置的設(shè)計(jì)難題。它們采用AMBA 3.0 AXI 總線(xiàn)標(biāo)準(zhǔn)，可滿(mǎn)足高性能系統(tǒng)的大量數(shù)據(jù)存取需求。Thumb-2 內(nèi)核技術(shù)結(jié)合了16 位、32 位指令集體系結(jié)構(gòu)，提供更低的功耗、更高的性能、更短的編碼，該技術(shù)提供的軟件技術(shù)方案較現(xiàn)用的ARM 技術(shù)方案減少使用26％的存儲(chǔ)空間、較現(xiàn)用的Thumb 技術(shù)方案增速25％。ARM1176JZ-S 和ARM1176JZF-S 內(nèi)核是首批以ARM TrustZone 技術(shù)實(shí)現(xiàn)手持裝置和費(fèi)電子裝置中公開(kāi)操作系統(tǒng)的超強(qiáng)安全性的產(chǎn)品，同時(shí)也是首次對(duì)可節(jié)約高達(dá)75％處理器功耗的ARM 智能能量管理（ARM Intelligent Energy Manager）進(jìn)行一體化支持。主要為服務(wù)供應(yīng)商和運(yùn)營(yíng)商所提供的新一代消費(fèi)電子裝置的電子商務(wù)和安全的網(wǎng)絡(luò)下載提供支持。

4．StrongARM

StrongARM 處理器采用ARMV4T 的五級(jí)流水結(jié)構(gòu)，性能較高。它最初是與DEC 聯(lián)合研制的，后來(lái)授權(quán)給Intel，Intel 公司用SA110 命名該通用嵌入式標(biāo)準(zhǔn)處理器。該系列還包括SA1100 PDA 系統(tǒng)芯片和SA1500 多媒體處理器芯片。ARM 芯片的選擇要根據(jù)實(shí)際需求而定。例如，如果希望使用WinCE 或Linux 等操作系統(tǒng)以減少軟件開(kāi)發(fā)時(shí)間，就需要選擇ARM720T 以上帶有MMU（memory management unit）功能的ARM 芯片，ARM720T、StrongARM、ARM920T、ARM922T、ARM946T 都帶有MMU 功能。而ARM7TDMI 沒(méi)有MMU，不支持Windows CE 和大部分的Linux，但目前有uCLinux 等少數(shù)幾種Linux 不需要MMU 的支持。