完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > ip核
IP就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預先設(shè)計好的電路功能模塊”。
文章:247個 瀏覽:50315次 帖子:249個
系統(tǒng)設(shè)計工程師不可不知的DRAM控制器核心結(jié)論
電子發(fā)燒友網(wǎng)核心提示: DRAM控制器藏在您的系統(tǒng)核心芯片系統(tǒng)(SoC)中,可能有兩個,甚至是四個。有一些精心制作的邏輯小模塊,用于連接SoC內(nèi)部和外部...
基于Avalon總線SHT11溫濕度傳感器自定義IP核的開發(fā)流程
本文介紹了基于Avalon總線SHT11溫濕度傳感器自定義IP核的開發(fā)流程,利用有限狀態(tài)機設(shè)計了驅(qū)動硬件邏輯,并且基于NiosII嵌入式處理器構(gòu)建了一個...
基于Altera浮點IP核的浮點矩陣相乘運算的實現(xiàn)和改進設(shè)計
嵌入式計算作為新一代計算系統(tǒng)的高效運行方式,應用于多個高性能領(lǐng)域,如陣列信號處理、核武器模擬、計算流體動力學等。在這些科學計算中,需要大量的浮點矩陣運算...
如何實現(xiàn)PCIE的發(fā)送和接收數(shù)據(jù)
本工程的目的是在XC7K325tffg的平臺上實現(xiàn)pcie的數(shù)據(jù)發(fā)送和接收,速率8通道2.5GB/s,首先看下本工程的PCIE部分的結(jié)構(gòu)。
2022-04-21 標簽:PCIeIP核接收數(shù)據(jù) 4270 0
傳統(tǒng)IP核心網(wǎng)絡(luò)必須演進,以適應容量需求 流量增長,100/400G技術(shù)以及設(shè)備淘汰,共同驅(qū)動著IP核心演進 提供詳細的方法幫助運營商評估各種轉(zhuǎn)型方案 ...
ZedBoard學習手記(二) 開發(fā)自定義AXI總線外設(shè)IP核
想要發(fā)揮ZYNQ芯片的特長,讓整個系統(tǒng)協(xié)同工作起來,就需要將PS與PL兩部分結(jié)合在一起,在Cortex-A9核和FPGA邏輯資源之間建立通信的通道,這條...
從Multicore到Many-Core:體系結(jié)構(gòu)和經(jīng)驗
您可能已經(jīng)習慣了芯片系統(tǒng)(SoC)的multicore處理器這一概念,而現(xiàn)實卻總是在不斷變化。8月份舉行的Hot Chips大會研討中,已經(jīng)清楚的表明m...
在FPGA中利用CORDIC算法IP核實現(xiàn)三角函數(shù)關(guān)系的轉(zhuǎn)換
在FPGA硬件實現(xiàn)CORDIC的邏輯其實是很簡單的,就是設(shè)置好輸入輸出的位寬,然后建立好對應的精度表,通過旋轉(zhuǎn)加得到運算結(jié)果。
基于SOPC的MVB收發(fā)控制器IP核實現(xiàn)MVB網(wǎng)卡的設(shè)計
本設(shè)計正是基于SOPC的思想,開發(fā)實現(xiàn)自主知識產(chǎn)權(quán)的MVB收發(fā)控制器IP核,借助于QuartersII開發(fā)工具,集成至Altera FPGA器件內(nèi)部,構(gòu)...
千兆以太網(wǎng)的IP核接口和萬兆以太網(wǎng)IP核接口
對于IP核輸出數(shù)據(jù)的解析最好的工具就是其自帶的仿真文件,里面既將接收的數(shù)據(jù)進行了解析,又將發(fā)送給IP核的數(shù)據(jù)進行了封裝,這對于了解數(shù)據(jù)結(jié)構(gòu)和協(xié)議是十分有...
FPGA之軟核演練篇:內(nèi)置IP核之Interval Timer的應用實戰(zhàn)講解
軟核演練篇包含了哪些內(nèi)容:該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點,在該基礎(chǔ)上進一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qs...
如何設(shè)計適用于嵌入式系統(tǒng)的加密IP核?
隨著計算機技術(shù)、微電子技術(shù)的不斷融合,嵌入式系統(tǒng)應用得到了迅猛發(fā)展。近年來嵌入式技術(shù)廣泛用于解決保密信息的傳輸、存儲和管理方面的問題。
在編碼電路中實現(xiàn)RS碼編碼器IP核的應用設(shè)計
數(shù)字信號在傳輸過程中可能受到各種干擾及信道傳輸特性不理想的影響而使信號發(fā)生錯誤, 從而接收到錯誤的信息。為了實現(xiàn)數(shù)字系統(tǒng)在傳輸過程中的可靠性, 幾乎所有...
Quartus II支持Altera的IP核,包含了LPM/MegaFunction宏功能模塊庫,使用戶可以充分利用成熟的模塊,簡化了設(shè)計的復雜性、加快...
2019-12-23 標簽:alteraip核quartus ii 3952 0
賽靈思軟件通過調(diào)整編譯參數(shù)以及運行并行編譯來優(yōu)化FPGA時序性能
萬幸的是,當今FPGA工具(比如Xilinx的 Vivado)都有很多開關(guān)和設(shè)置選項來幫助時序收斂。InTime的方法,就是通過調(diào)整FPGA工具的編譯過...
本文介紹一個FPGA 開源項目:Micro Blaze最小系統(tǒng)。MicroBlaze是Xilinx提供的一個軟核IP,該軟核是由FPGA片內(nèi)邏輯資源組成...
2023-09-01 標簽:fpgaXilinxMicroBlaze 3714 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |