完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > ip核
IP就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計好的電路功能模塊”。
文章:247個 瀏覽:50315次 帖子:249個
I2C串行擴(kuò)展通信的特點(diǎn)及實(shí)現(xiàn)IP核的設(shè)計
由于CPLD數(shù)字設(shè)計結(jié)構(gòu)化的趨勢,將出現(xiàn)針對CPLD不同層次的IP(Intellectual Property)核。各個IP核可重復(fù)利用,可大大提高設(shè)計...
本文利用Altera公司的FPGA開發(fā)工具對皋于國產(chǎn)龍芯I號處理器IP核的SoC芯片進(jìn)行ASIC流片前的系統(tǒng)驗證,全實(shí)時方式運(yùn)行協(xié)同設(shè)計所產(chǎn)生的硬件代碼...
基于Altera ASI IP核的ASI發(fā)送卡實(shí)現(xiàn)
設(shè)計實(shí)現(xiàn)基于PC 機(jī)和ASI 接口標(biāo)準(zhǔn)的電視 節(jié)目傳輸流的收發(fā)設(shè)備,在節(jié)目的制作、保存和重播等方面有大量的應(yīng)用。
在數(shù)字電路中,移位寄存器是一種在若干相同時間脈沖下工作的以觸發(fā)器為基礎(chǔ)的器件,數(shù)據(jù)以并行或串行的方式輸入到該器件中,然后每個時間脈沖依次向左或右移動一個...
該篇不僅講解了如何使用Quartus II軟件、ModelSim和SignalTap II軟件,還講解了PLL、ROM、RAM和FIFO IP核的使用。...
基于低成本FPGA的CPRI IP核實(shí)現(xiàn)
無線TEM(電信設(shè)備制造商)正受到布署基站架構(gòu)的壓力,這就是用更小體積、更低功耗、更低制造成本來建立,部署和運(yùn)營。達(dá)到此目的的關(guān)鍵策略是從基站中分離出R...
FPGA之軟核演練篇:內(nèi)置IP核之PIO的實(shí)戰(zhàn)應(yīng)用講解
PIO即可自由組裝成一體電腦的新型準(zhǔn)電腦,它把顯示器、機(jī)箱、電源、光驅(qū)和鍵鼠融為一體,需自由購買CPU 、主板、硬盤、內(nèi)存等組裝成一體電腦的硬件系統(tǒng)開放平臺。
ZYNQ PS + PL異構(gòu)多核案例開發(fā)手冊之1axi_gpio_led_demo案例
本文主要介紹ZYNQ PS + PL異構(gòu)多核案例的使用說明,適用開發(fā)環(huán)境:Windows 7/10 64bit、Xilinx Vivado 2017.4...
FPGA之軟核演練篇:內(nèi)置IP核之System ID的講解
軟核演練篇包含了哪些內(nèi)容:該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點(diǎn),在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qs...
基于FPGA的VHDL語言設(shè)計控制器SJA1000的IP軟核設(shè)計
分析了CAN控制器SJA1000的特點(diǎn)及CAN協(xié)議通信格式。設(shè)計了控制器SJA1000的IP軟核,能為應(yīng)用提供一個性能優(yōu)良的、易于移植的控制器SJA10...
數(shù)字設(shè)計FPGA應(yīng)用:調(diào)用IP核實(shí)現(xiàn)多數(shù)表決器
多數(shù)表決器常見于信號處理。例如,在自動控制中,對三個針對同一事物的信號使用多數(shù)表決器進(jìn)行運(yùn)算,并按照其中兩個一致的結(jié)果執(zhí)行。這樣既可以提高信號的可靠性(...
本文開源一個FPGA項目:UDP萬兆光通信。該項目實(shí)現(xiàn)了萬兆光纖以太網(wǎng)數(shù)據(jù)回環(huán)傳輸功能。Vivado工程代碼結(jié)構(gòu)和之前開源的《UDP RGMII千兆以太...
基于快速傅里葉IP核的數(shù)字脈壓處理器的實(shí)現(xiàn)
本文基于快速傅里葉IP核可復(fù)用和重配置的特點(diǎn),實(shí)現(xiàn)一種頻域的FPGA數(shù)字脈壓處理器,能夠完成正交輸入的可變點(diǎn)LFM信號脈沖壓縮,具有設(shè)計靈活,調(diào)試方便,...
正點(diǎn)原子開拓者FPGA Qsys視頻:自定義IP核之?dāng)?shù)碼管(2)
該課程是正點(diǎn)原子團(tuán)隊編寫,詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
基于多密碼算法IP核集成方法實(shí)現(xiàn)安全芯片功能多樣化
信息社會中,基于密碼算法設(shè)計的安全芯片,能夠為用戶的敏感信息提供有效的機(jī)密性與完整性保護(hù)。信息化的不斷深入使得人們對信息安全服務(wù)的需求呈現(xiàn)使用簡單化、功...
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核JTAG-UART的講解
JTAG UART是要自己添加的一個IP核,通常用來是實(shí)現(xiàn)PC和Nios II系統(tǒng)間的串行通信接口,它用于字符的輸入輸出,在Nios II的開發(fā)調(diào)試過程...
基于可進(jìn)化硬件EHW實(shí)現(xiàn)IP核的改進(jìn)設(shè)計
提出一種可進(jìn)化IP核的設(shè)計和實(shí)現(xiàn)方法。這種IP核采用進(jìn)化硬件的設(shè)計思想,將遺傳算法運(yùn)用于硬件電路的設(shè)計中,使電路能根據(jù)當(dāng)前的環(huán)境自動進(jìn)行內(nèi)部電路的時化,...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |