完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > ip核
IP就是知識(shí)產(chǎn)權(quán)核或知識(shí)產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開(kāi)發(fā)中具有十分重要的地位。美國(guó)著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計(jì)好的電路功能模塊”。
文章:247個(gè) 瀏覽:50315次 帖子:249個(gè)
隨著網(wǎng)絡(luò)技術(shù)與通信技術(shù)的高速發(fā)展,測(cè)試儀器和測(cè)試技術(shù)發(fā)生了革命性變化,“網(wǎng)絡(luò)就是儀器”確切地概括了測(cè)試儀器間的網(wǎng)絡(luò)化發(fā)展趨勢(shì)。
基于NiosII的智能多接口片上系統(tǒng)設(shè)計(jì)
摘 要: 設(shè)計(jì)了一種基于NiosII處理器的片上系統(tǒng)(SoC),集成了Nios II處理器IP、PCI接口IP、網(wǎng)絡(luò)接口IP以及基于Wishbone總線...
流水線縮短了在一個(gè)時(shí)鐘周期內(nèi)給的那個(gè)信號(hào)必須通過(guò)的通路長(zhǎng)度,增加了數(shù)據(jù)吞吐量,從而可以提高時(shí)鐘頻率,但也導(dǎo)致了數(shù)據(jù)的延時(shí)。
用RAM實(shí)現(xiàn)一個(gè)DDS,從原理上來(lái)說(shuō)很簡(jiǎn)單,在實(shí)際使用的時(shí)候,可能沒(méi)有直接使用官方提供的IP核來(lái)的方便。這個(gè)博客就記錄一下,最近使用到的這個(gè)DDS IP。
簡(jiǎn)介: 最近,研發(fā)人員致力于研究適用于多核設(shè)備的Linux用戶空間解決方案,該解決方案允許從用戶空間中直接訪問(wèn)基礎(chǔ)硬件,從而可避免因?qū)inux內(nèi)核引入...
利用zedboard添加自定義IP核完成簡(jiǎn)易計(jì)算器功能
認(rèn)識(shí)zedboard板子也有半個(gè)多月了,期間有不少雜事,學(xué)的也不是很認(rèn)真,最近幾天在學(xué)習(xí)如何利用AXI總線進(jìn)行PS和PL部分的相互通信,利用自定義的IP...
USB接口IP核關(guān)鍵模塊的設(shè)計(jì)和驗(yàn)證
USB通信邏輯上分成了3層:信號(hào)層、協(xié)議層和數(shù)據(jù)層。信號(hào)層用來(lái)實(shí)現(xiàn)在USB設(shè)備和主機(jī)的物理連接之間傳輸位信息流的信息。邏輯層用來(lái)實(shí)現(xiàn)在USB設(shè)備和USB...
Altera以太網(wǎng)路IP核心 降低FPGA設(shè)計(jì)難度
Altera推出40Gbit/s以太網(wǎng)路(40GbE)和100Gbit/s以太網(wǎng)路(100GbE)矽智財(cái)(IP)核心產(chǎn)品。這些核心能高效率的建構(gòu)需大傳輸...
基于FPGA技術(shù)實(shí)現(xiàn)圖像增強(qiáng)數(shù)據(jù)的仿真實(shí)驗(yàn)分析
Xilinx的Vivado中集成的圖像增強(qiáng)(Image Enhancement)IP可以有效降低圖像噪聲并增強(qiáng)圖像邊緣。該IP使用了2D濾波方式,可以在...
FPGA之軟核演練篇:內(nèi)置IP核之Interval Timer的理論原理講解
軟核演練篇包含了哪些內(nèi)容:該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個(gè)Qsys系統(tǒng)為切入點(diǎn),在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qs...
TFT液晶顯示器(LCD)具有功耗低、體積小、工作電壓低、使用壽命長(zhǎng)、可以顯示復(fù)雜的文字及彩色圖像等優(yōu)點(diǎn),在嵌入式設(shè)備中得到了廣泛的應(yīng)用,成為人機(jī)交互的...
Distributed Memory Generator IP核簡(jiǎn)介
Distributed Memory Generator IP 核采用 LUT RAM 資源創(chuàng)建各種不同的存儲(chǔ)器結(jié)構(gòu)。IP可用來(lái)創(chuàng)建只讀存儲(chǔ)器 (ROM...
CorePWM的原理及采用FPGA技術(shù)實(shí)現(xiàn)PWM IP核的設(shè)計(jì)
脈沖寬度調(diào)制(PWM) 是英文“Pluse Width Modulation”的縮寫(xiě),簡(jiǎn)稱脈寬調(diào)制。它是利用微處理器的數(shù)字輸出來(lái)對(duì)模擬電路進(jìn)行控制的一種...
基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)
基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì) 引言 數(shù)碼管可顯示簡(jiǎn)單的字符和數(shù)字,由于其價(jià)格低廉、性能穩(wěn)定、顯示清晰、亮度高、使用電
賽靈思--縮短開(kāi)發(fā)時(shí)間,支持高速模數(shù)/數(shù)模串行接口
賽靈思公司無(wú)線通信副總裁Sunil Kar指出:“我們很高興我們的產(chǎn)品能成為NEC iPASOLINK毫米波通信系統(tǒng)的一部分,并助力構(gòu)建出高可靠性網(wǎng)絡(luò)系統(tǒng)。
2019-07-24 標(biāo)簽:數(shù)據(jù)傳輸IP核移動(dòng)無(wú)線網(wǎng)絡(luò) 2447 0
在數(shù)字設(shè)計(jì)中,利用FIFO進(jìn)行數(shù)據(jù)處理是非常普遍的應(yīng)用,例如,實(shí)現(xiàn)時(shí)鐘域交叉、低延時(shí)存儲(chǔ)器緩存、總線位寬調(diào)整等。下圖給出了FIFO生成器支持的一種可能配置。
Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性
Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA...
2024-11-05 標(biāo)簽:FPGAXilinx計(jì)算機(jī) 2389 0
基于SoPC系統(tǒng)的紅外解碼IP核的設(shè)計(jì)與實(shí)現(xiàn)方法研究
電子發(fā)燒友網(wǎng)核心提示:本文主要介紹了紅外解碼IP核在SoPC系統(tǒng)中的設(shè)計(jì)與實(shí)現(xiàn)方法,重點(diǎn)研究紅外系統(tǒng)的數(shù)據(jù)編碼和傳輸機(jī)制、紅外解碼電路的HDL設(shè)計(jì)、IP...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |