模擬IC基礎(chǔ)學(xué)習(xí)(一):避免放大器不穩(wěn)定的設(shè)計(jì):

?????? ?假設(shè)我們?cè)O(shè)計(jì)一個(gè)電壓跟隨器的運(yùn)算放大電路, 得到的輸出波形如下圖所示, 寄生的電感, 電容產(chǎn)生了振蕩的可能性, 令大家都會(huì)感覺頭痛.

?

　　圖1 buffer輸出波形

　　輸出波形的諧波沖激到底達(dá)到什么程度才能避免振蕩呢?

　　這里面涉及到一點(diǎn)基本理論, 稍微簡單的談一下.

　　一個(gè)RLC串聯(lián)電路, 它的傳輸函數(shù)可以寫成下式表示,

?

　　其中ζ稱為damping系數(shù), ζ一般大于1的話, 這個(gè)RLC的寄生電路成分不會(huì)產(chǎn)生振蕩危險(xiǎn),但是實(shí)際中, L往往很大, 而R有往往較小, 比如layout設(shè)計(jì)的時(shí)候, 過分的把信號(hào)線設(shè)的過窄等.

　　ζ如果過小,輸出信號(hào)的頻率特性在高頻處會(huì)像下圖那樣先有個(gè)沖起再下降, 所以有些電路, 設(shè)計(jì)者往往在仿真時(shí)看到的F3dB特性滿足要求, 但是實(shí)際測得的特性, 要比設(shè)計(jì)低很多, 也是因?yàn)榧纳腞CL值在仿真時(shí)用的估值和實(shí)際值有一定的誤差, 而這個(gè)誤差有可能會(huì)導(dǎo)致Ft特性假性增加, 實(shí)質(zhì)Ft要低于仿真結(jié)果不少.

?

　　圖2 電路的頻域響應(yīng)

　　我們了解ζ的作用后, 可以在設(shè)計(jì)時(shí)避開這個(gè)危險(xiǎn)的沖激, 如圖1, 在時(shí)域中看到的波形, 為了消除沖激, 可在電路中刻意加入一定值的電阻來增大ζ值, 使電路獲得穩(wěn)定的頻域特性.

?

　　圖3 加入串聯(lián)電阻的效果

　　加入一個(gè)電阻后, 可以像上圖那樣, 獲得更穩(wěn)定的時(shí)域響應(yīng)波形.

　　如果更深一步的探討的話, 有時(shí)候加入電阻可能不能解決問題, 因?yàn)檫@個(gè)疊加在輸出波形的寄生沖激來自于其他地方, 比如由電路的GND線路混入, GND的不穩(wěn)定沖激可能直接疊加在輸出波形上, 這時(shí)候我們可以增加一個(gè)旁路電容, 或者把GND信號(hào)線加粗減少寄生電容等方法讓GND變得更穩(wěn)定一些.(其實(shí)也是通過ζ公式來增加C或者減小L來使ζ變得更大)

　　旁路電容對(duì)大家來說應(yīng)該不會(huì)陌生, 一般的電路都離不開它,比如前面那一篇博客里談到的LDO設(shè)計(jì), 往往需要在芯片外接一個(gè)數(shù)nF的電容來穩(wěn)定信號(hào), 這里稍微提一下旁路電路的一個(gè)注意點(diǎn), 雖然旁路電容可以降低低頻噪聲, 但是同時(shí)可能會(huì)引起高頻段噪聲的增加, 所以在高頻電路中同時(shí)需要加入電阻來降低寄生諧振成分的Q值. 這一點(diǎn)對(duì)射頻設(shè)計(jì)者來說也很重要.