完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vitis
Vitis Model Composer 是一款 Xilinx 工具包,支持在 MATALB? 和 Simulink? 環(huán)境中進(jìn)行快速設(shè)計(jì)探索和驗(yàn)證,并加速 Xilinx 器件的量產(chǎn)。
文章:86個(gè) 瀏覽:7772次 帖子:21個(gè)
AI開發(fā)平臺(tái)Vitis AI 2.5讓AI加速體驗(yàn)更上一層樓 Vitis AI新功能概述
Vitis AI 2.5 的模型庫增加了廣受歡迎的NLP及更多 CNN 模型,例如 Bert-base,Vision Transformer、端到端 O...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第一章MPSoC芯片介紹
原創(chuàng)聲明: 本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。 適用于板卡型號(hào): AXU2CGA...
Video Frame Buffer IP初學(xué)者入門案例分析
Video Frame Buffer IP 簡介 Video Frame Buffer Read/Write IP 支持您將視頻數(shù)據(jù)從存儲(chǔ)器域(AXI4...
周麗娜(Ally Zhou)女士擁有十多年 FPGA 設(shè)計(jì)、EDA 工具和多年客戶支持的經(jīng)驗(yàn)。Ally 曾先后在同濟(jì)大學(xué),芬蘭米凱利理工學(xué)院和復(fù)旦大學(xué)求...
這種方法還可以更好地與團(tuán)隊(duì)方法一起使用,并且可以創(chuàng)建可跨多個(gè)項(xiàng)目使用的加速內(nèi)核庫(IP)。另一個(gè)優(yōu)點(diǎn)是應(yīng)用于可編程邏輯實(shí)現(xiàn)的優(yōu)化駐留在 .xo 文件中,...
Vitis初探—1.將設(shè)計(jì)從SDSoC/Vivado HLS遷移到Vitis上的教程
本文介紹如何一步一步將設(shè)計(jì)從SDSoC/Vivado HLS遷移到Vitis平臺(tái)。
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis準(zhǔn)備工程及注意事項(xiàng)
所有的工程目錄下都有個(gè)bootimage文件夾,存放了對(duì)應(yīng)的BOOT.bin文件,可將此文件拷貝到Vitis_image_download文件夾,覆蓋原...
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之三-vitis安裝
Xilinx提供了一整套開發(fā)環(huán)境用于其FPGA和SOC的開發(fā),主要包括硬件部分和軟件部分的開發(fā)工具,之前硬件部分是vivado軟件部分是sdk,現(xiàn)在統(tǒng)一...
基于Vitis AI的ADAS目標(biāo)識(shí)別
Vitis? AI開發(fā)環(huán)境可在賽靈思硬件平臺(tái)上加速 AI 推斷,包括邊緣器件和 Alveo? 加速器卡。此環(huán)境由經(jīng)過最優(yōu)化的 IP 核、工具、庫、模型和...
2023-09-28 標(biāo)簽:AIadas開發(fā)環(huán)境 3834 0
對(duì)于AMD Xilinx而言,Vivado 2019.1之前(包括),HLS工具叫Vivado HLS,之后為了統(tǒng)一將HLS集成到Vitis里了,集成之...
Vitis 統(tǒng)一軟件平臺(tái)簡介 可實(shí)現(xiàn)最高的AI推斷性能
Vitis 統(tǒng)一軟件平臺(tái)簡介 Vitis 統(tǒng)一軟件平臺(tái)包括: 全面的內(nèi)核開發(fā)套件,可無縫構(gòu)建加速的應(yīng)用 完整的硬件加速開源庫,針對(duì) Xilinx 硬件平...
2020-11-24 標(biāo)簽:XilinxAI深度學(xué)習(xí) 3668 0
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之五-XADC改造與測試
本文轉(zhuǎn)自公眾號(hào)歡迎關(guān)注 《基于“礦板”低成本學(xué)習(xí)Zynq系列》之四-第一個(gè)工程HelloWorld一下 (qq.com) 一.前言 前面我們了解了板子的...
VitisHLS是一種高層次綜合工具,支持將C、C++和OpenCL函數(shù)硬連線到器件邏輯互連結(jié)構(gòu)和RAM/DSP塊上。
Vitis HLS 是一種高層次綜合工具,支持將 C、C++ 和 OpenCL 函數(shù)硬連線到器件邏輯互連結(jié)構(gòu)和 RAM/DSP 塊上。Vitis HLS...
閑談Vitis AI|DPU在UltraScale平臺(tái)下的軟硬件流程(1)
本篇中,我想跳過一些細(xì)枝末節(jié), 先簡單介紹 AMD Xilinx Vitis AI 在 Zynq 這個(gè)硬件加速平臺(tái)下軟硬件開發(fā)的基本思路和流程,把各個(gè)開...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |