完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1672個 瀏覽:124806次 帖子:5355個
Virtex6 GTX設(shè)計總結(jié):預(yù)加重、均衡、輸出振幅的值
在Xilinx的Virtex6 FPGA中,GTX作為一種低功耗的吉比特收發(fā)器,配置靈活,功能強大,并與FPGA內(nèi)部的其他邏輯資源緊密聯(lián)系,可用于實現(xiàn)多...
【PlanAhead 13.1教程】Design Preservation
教您如使用PlanAhead 13.1進行設(shè)計應(yīng)用,通過一個設(shè)計程序,來體驗PlanAhead的功能強大
賽靈思的UltraScale架構(gòu) - 業(yè)界首款A(yù)SIC級可編程架構(gòu)
UltraScale是一款革命性創(chuàng)新型FPGA架構(gòu),用作類似于ASIC的設(shè)計方法,能幫助我們領(lǐng)先競爭對手整整一代的水平。
XILINX推出All Programmable抽象化計劃,加快開發(fā)速度達15倍
Xilinx 宣布啟動一項將軟件、模型、平臺和基于 IP 的設(shè)計環(huán)境融為一體的抽象化計劃,致力于讓系統(tǒng)、軟件和硬件開發(fā)人員可以直接使用 All Prog...
用Virtex-7 HT器件 四步 完成CFP2光學(xué)模塊初始化
整個行業(yè)都在力求降低功耗和材料清單成本,同時增大典型面板上的可用光通量,這可通過使用尺寸更小速度更快的小型可插拔100G CFP2光學(xué)模塊來實現(xiàn)。
關(guān)于FPGA四輸入、六輸入基本邏輯單元LUT的一點理解
我們知道FPGA由LUT、IO接口、時鐘管理單元、存儲器、DSP等構(gòu)成,我覺得最能代表FPGA特點的就是LUT了。當(dāng)然不同廠家、同一廠家不同階段FPGA...
表1-1列出了7系列FPGA封裝中的管腳定義。注意:表1-12有單獨列出的專用通用用戶I/O,也有標(biāo)記IO_LXXY_ZZZ#或者I/O_XX_ZZZ_...
FPGA具有豐富的硬件計算單元以及分布式并行內(nèi)存,其他芯片只有非常有限的計算資源,比如CPU只有幾個高性能ALU,另外其他芯片一般使用一個共享內(nèi)存,在任...
基于Vivado/SDK 2018.3的XIP參考設(shè)計
有些應(yīng)用中,單板沒有DDR,OCM又不夠存儲所有數(shù)據(jù)和指令。這種情況下,Xilinx提供了參考設(shè)計Zynq-7000 AP SoC Boot - Boo...
硬件開源 大勢所趨 ——賽靈思大學(xué)計劃大中華區(qū)經(jīng)理謝凱年
硬件開源 大勢所趨 ——EEPW 專訪 賽靈斯大學(xué)計劃大中華區(qū)經(jīng)理謝凱年
Zybo全棧開發(fā)入門教程(基于Linux嵌入式系統(tǒng)):10個步驟自定義IP模塊
可以說zybo是mini-zedboard。Zybo全棧開發(fā)教程共分為三部分:自定義IP、移植Linux操作系統(tǒng)、編寫驅(qū)動模塊和應(yīng)用。通過這三部分你將能...
XC7K410T-FFG900外設(shè)之DDR3硬件設(shè)計方案分享
在數(shù)據(jù)速率帶寬約束方面,DDR3運行速度受限于其與K7-410T FPGA互聯(lián)的I/O Bank 管腳以及FPGA器件的速度等級。
?xilinx 的 FPGA 時鐘結(jié)構(gòu),7 系列 FPGA 的時鐘結(jié)構(gòu)和前面幾個系列的時鐘結(jié)構(gòu)有了很大的區(qū)別,7系列的時鐘結(jié)構(gòu)如下圖所示。
對于AMD Xilinx而言,Vivado 2019.1之前(包括),HLS工具叫Vivado HLS,之后為了統(tǒng)一將HLS集成到Vitis里了,集成之...
本文介紹一個FPGA 開源項目:Micro Blaze最小系統(tǒng)。MicroBlaze是Xilinx提供的一個軟核IP,該軟核是由FPGA片內(nèi)邏輯資源組成...
2023-09-01 標(biāo)簽:fpgaXilinxMicroBlaze 4008 0
如何在 Vivado中完成平臺準(zhǔn)備工作——創(chuàng)建硬件設(shè)計
本文系《創(chuàng)建 Vitis 加速平臺的簡單指南》的第1部分。(您可通過下列鏈接查看其它各部分:第 2 部分: 在 PetaLinux 中為加速平臺創(chuàng)建軟件...
利用 ISE Design Suite 11 內(nèi)的 Base System Builder
本視頻介紹了 Base System Builder(BSB)如何能夠創(chuàng)建用于 Xilinx FPGA 設(shè)計的嵌入式處理器子系統(tǒng)。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |