完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1672個 瀏覽:124800次 帖子:5355個
基于Xilinx Zynq SoC的“小傻瓜(Snickerdoodle)”開發(fā)套件
今天向大家推薦一款基于Xilinx Zynq SoC的低價開發(fā)板,這款開發(fā)板命名為“小傻瓜(Snickerdoodle)”,是位于美國舊金山的設(shè)計工作室...
如何在設(shè)計階段考慮降低XILINX的功耗,最近Xilinx發(fā)布了不少關(guān)于使用serdes,ISERDES/OSERDES等基元設(shè)計一些很具創(chuàng)意性的接口。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載36:Spartan
PlanAhead工具是Xilinx提供的一個集成的、可視化的FPGA設(shè)計工具,它可以被應(yīng)用于FPGA設(shè)計過程中的不同階段,常見的應(yīng)用包括用PlanAh...
PrecisionFDA平臺是基因組信息學(xué)社區(qū)和共享數(shù)據(jù)平臺,這是一個為研究人員準(zhǔn)備的開源、基于云的工具,它將為下一代測序診斷提供依據(jù),并且為所有開發(fā)者...
在進(jìn)行FPGA的設(shè)計時,經(jīng)常會需要在綜合、實現(xiàn)的階段添加約束,以便能夠控制綜合、實現(xiàn)過程,使設(shè)計滿足我們需要的運行速度、引腳位置等要求。通常的做法是設(shè)計...
系統(tǒng)性的掌握技術(shù)開發(fā)以及相關(guān)要求,對個人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助,希望對大家有所幫助。后續(xù)會陸續(xù)更新 Xilinx 的 Vivado、ISE 及...
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-ROM使用教程
系統(tǒng)性的掌握技術(shù)開發(fā)以及相關(guān)要求,對個人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助,希望對大家有所幫助。本次帶來Vivado系列,ROM使用教程。話不多說,上貨。
筆者經(jīng)歷過一個項目,整個系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計得到為20w左右,有點過高了,功耗過高則會造成發(fā)熱量增大,溫度高最常見的問題就...
Xilinx新一代UltraScale架構(gòu)成為ASIC或SOC原型驗證的極佳選擇
近年來,ASIC設(shè)計規(guī)模的增大帶來了前所未有的芯片原型驗證問題,單顆大容量的FPGA通常已不足以容下千萬門級、甚至上億門級的邏輯設(shè)計?,F(xiàn)今,將整個驗證設(shè)...
基于Xilinx MicroBlaze 軟核處理器的嵌入式GPS 接收機系統(tǒng)設(shè)計研究
隨著超大規(guī)模集成電路(VLSI)和現(xiàn)場可編程門陣列(FPGA)技術(shù)的發(fā)展,GPS接收機也正朝著小型化、高度集成化的方向發(fā)展。應(yīng)用FPGA進(jìn)行數(shù)字系統(tǒng)設(shè)...
基于Xilinx FPGA用于ASIC前端驗證的問題總結(jié)
FPGA本身是有專門的時鐘cell的,以xilinx FPGA為例,就是primitive庫中的BUFG。
Xilinx Spartan-6 FPGA在頻譜分析儀中的應(yīng)用
頻譜分析儀是一種測試測量設(shè)備,主要用于射頻和微波信號的頻域分析,包括測量信號的功率,頻率,失真等。它的性能主要是從實時帶寬,動態(tài)范圍,靈敏度和功率測量準(zhǔn)...
Versal HBM 設(shè)備擁有兩倍大的數(shù)據(jù)庫,并且以兩倍的速度導(dǎo)出建議。右側(cè)的實時欺詐檢測基準(zhǔn)也具有相同的相對性能。 Thompson 說,這是考慮如何...
FPGA設(shè)計新需求走熱 EDA戰(zhàn)況升溫
可編程邏輯廠商逐步開始從可編程邏輯芯片供應(yīng)商向可編程邏輯系統(tǒng)商完成華麗轉(zhuǎn)身,正對EDA工具供應(yīng)商提出更高的要求。鑒于日益升溫的FPGA市場,EDA業(yè)者加...
AMD-Xilinx FPGA功耗優(yōu)化設(shè)計簡介
對于FPGA來說,設(shè)計人員可以充分利用其可編程能力以及相關(guān)的工具來準(zhǔn)確估算功耗,然后再通過優(yōu)化技術(shù)來使FPGA和相應(yīng)的硬件設(shè)計滿足其功耗方面的要求。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |