完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1672個 瀏覽:124806次 帖子:5355個
Xilinx FPGA 嵌入式系統(tǒng)程序引導(dǎo)和啟動的流程
這篇blog想弄清楚FPGA上電配置后程序引導(dǎo)和啟動的整個流程是怎么樣的,不是談?wù)撊绾尉帉慴ootloader。
FPGA芯片是一種可編程的集成電路芯片,根據(jù)用戶的需求,通過編程來改變其硬件功能,從而滿足各種不同的應(yīng)用需求。它具有高度的靈活性和可編程性,被廣泛應(yīng)用于...
本文對如何在一個工程里例化和使用多個BSCANE2模塊做一個簡單說明。
對于FPGA工程師除了日常的調(diào)試工作以外,批量生產(chǎn)時候指導(dǎo)生成人員下載我們生成的固化文件也是我們的工作,所以今天講一講FPGA單獨下載<固化文件&...
將設(shè)置設(shè)計的輸出路徑,設(shè)置設(shè)計輸出路徑的步驟如下所示。 第一步:如圖4.3所示,在“Vivado%”提示符后輸入命令“set outputDir ./g...
2024-04-03 標(biāo)簽:XilinxWINDOWS操作系統(tǒng) 2490 0
為了快速實現(xiàn)算法板級驗證,PC端需要通過JTAG或以太網(wǎng)與FPGA形成通路。最簡單便捷的方案是利用協(xié)議棧芯片,用戶可以無視底層,利用簡單的SPI協(xié)議讀寫...
新建工程,添加duan ,wei ,Leds_8Bit三個GPio外設(shè),并且將其與總線連接,設(shè)置地址和相應(yīng)的長度。然后將添加的三個GPio端口在port...
由于傳輸線的時延不一致和抖動存在,接收端不能正確的采樣數(shù)據(jù),對不準(zhǔn)眼圖中點。 然后就想到了從數(shù)據(jù)里面恢復(fù)出時鐘去采樣數(shù)據(jù),即CDR
賽靈思基于FPGA平臺的PFM電機控制方案有何優(yōu)勢?
PFM為什么是一種比PWM更好的電機控制算法?賽靈思基于PFM算法的電機控制方案到底有何優(yōu)勢?詳見本文分析...
真實數(shù)據(jù)是保存在較長的一行。分析后可以看到較長行的長度都是一樣的。具體內(nèi)容是,前端若干位是控制符(包含地址),然后是具體數(shù)據(jù),之后是校驗碼。找到規(guī)律后,...
Xilinx All Programmable RFSoC 背景資料
新型 RFSoC 能將功耗和封裝尺寸減少50-75%,對高效部署 5G 大規(guī)模 MIMO 和毫米波無線回傳至關(guān)重要。
RAM-Based Shift Register Xilinx IP核的使用
一般來講,如果要實現(xiàn)移位寄存器的話,通常都是寫RTL用reg來構(gòu)造,比如1bit變量移位一個時鐘周期就用1個reg,也就是一個寄存器FF資源,而移位16...
截止目前,全球疫情蔓延,對各地的醫(yī)療系統(tǒng)、醫(yī)療設(shè)施的應(yīng)對能力帶來了重大考驗,體溫監(jiān)測儀、呼吸機、監(jiān)護儀等防控疫情的醫(yī)療電子產(chǎn)品市場需求快速增長,以5G、...
Xilinx Zynq All Programmable SoC:Smarter Vision的最明智選擇
借助All Programmable Smarter Vision解決方案,賽靈思將幫助客戶率先推出新一代Smarter Vision系統(tǒng)。借助這些Sm...
2013-04-12 標(biāo)簽:PSoCXilinxAll Programmable 2419 0
2.5D硅中介層(Interposer)晶圓制造成本有望降低。半導(dǎo)體業(yè)界已研發(fā)出標(biāo)準(zhǔn)化的制程、設(shè)備及新型黏著劑,可確保硅中介層晶圓在薄化過程中不會發(fā)生厚...
FPGA(現(xiàn)場可編程門陣列)芯片是一種可編程邏輯器件,其內(nèi)部包含了大量的可編程邏輯單元和連接關(guān)系,可以通過編程來實現(xiàn)不同的邏輯功能。目前市面上有許多常見...
C/C++/OpenCL 應(yīng)用編譯的SDSoC開發(fā)
SDSoC:面向SoC和MPSoC 的軟件定義開發(fā)環(huán)境 TI參考設(shè)計可加速開發(fā)Xilinx MPSoC、SoC和FPGA應(yīng)用電源解決方案 Zynq-70...
XILINX在Transceiver用戶手冊里提出了對模擬電源的文波噪聲要求:10mV p-p 10kHz~80Mhz。大多數(shù)客戶一看到該指標(biāo)要求的第一...
2017-02-10 標(biāo)簽:XilinxTransceiver電源文波 2373 0
最近在編寫完FPGA邏輯,成功生成.bin文件后,發(fā)現(xiàn)將數(shù)據(jù)流文件燒寫到Flash時間過長,突然想起可以通過Vivado軟件進行設(shè)置,提高燒寫速度。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |