軟件無(wú)線(xiàn)電的基本思想是以一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺(tái)為依托，通過(guò)軟件編程來(lái)實(shí)現(xiàn)無(wú)線(xiàn)電臺(tái)的各種功能，從基于硬件、面向用途的電臺(tái)設(shè)計(jì)方法中解放出來(lái)。功能的軟件化實(shí)現(xiàn)勢(shì)力要求減少功能單一、靈活性差的硬件電路，尤其是減少模擬環(huán)節(jié)，把數(shù)字化處理（A/D和D/A變換）盡量靠近天線(xiàn)。軟件無(wú)線(xiàn)電強(qiáng)調(diào)體系結(jié)構(gòu)的開(kāi)放性和全面可編程性，通過(guò)軟件更新改變硬件配置結(jié)構(gòu)，實(shí)現(xiàn)新的功能。軟件無(wú)線(xiàn)電采用標(biāo)準(zhǔn)的、高性能的開(kāi)放式總線(xiàn)結(jié)構(gòu)，以利于硬件模塊的不斷升級(jí)和擴(kuò)展。

軟件無(wú)線(xiàn)電的體系由天線(xiàn)、寬帶射頻轉(zhuǎn)換器、A／D、D／A變換器與DSP(數(shù)字信號(hào)處理器)幾部分組成。軟件無(wú)線(xiàn)電的關(guān)鍵部件是以編程能力強(qiáng)的DSP處理器來(lái)代替專(zhuān)用的數(shù)字電路，使系統(tǒng)硬件結(jié)構(gòu)與功能相對(duì)獨(dú)立。DSP處理器用來(lái)完成中頻(射頻)、基帶與比特流處理等功能。 軟件無(wú)線(xiàn)電的硬件平臺(tái)采用模塊化沒(méi)計(jì)，是一個(gè)開(kāi)放的通信平臺(tái)．通過(guò)加載不同的軟件(需要時(shí)更換插卡)來(lái)實(shí)現(xiàn)不同的硬件功能。但軟件無(wú)線(xiàn)電的硬件平臺(tái)要求較高，它需要有寬帶射頻前端、寬帶A／D、D／A轉(zhuǎn)換器和高速DSP，工作頻率可高達(dá)幾百兆赫茲。因信號(hào)干擾很?chē)?yán)重，所以，它必須多個(gè)CPU并行操作才能滿(mǎn)足系統(tǒng)處理速度的要求。另外，DSP處理數(shù)據(jù)要求高速轉(zhuǎn)換，系統(tǒng)總線(xiàn)必須具有極高的I／O傳輸速率。?

北京太速科技有限公司自主研發(fā)，基于CPCI架構(gòu)，符合PICMG2.0 D3.0標(biāo)準(zhǔn)，包含雙TI TMS320C6455、Xilinx FPGA XC5VSX95T-1FF1136C的開(kāi)發(fā)平臺(tái)，是軟件無(wú)線(xiàn)電處理的最佳解決方案。

一、系統(tǒng)結(jié)構(gòu)如下：

二、處理板技術(shù)指標(biāo)

1．AD部分 2路AD輸入，器件采用ADS62P49，，最大采樣率支持250MSPS，為14bit數(shù)據(jù)。 輸入信號(hào)幅值1V，50歐姆，物理接口為 SMA。

2．DA 部分 2路DAC輸出，器件采用AD9777，轉(zhuǎn)換率為160MHz，為14bit數(shù)據(jù)。輸出信號(hào)幅值1V，50歐姆，物理接口為SMA。

三 、DSP芯片部分

1．DSP時(shí)鐘主頻1GHz，支持1.2GHz

2．內(nèi)存總線(xiàn)獨(dú)立， 板載 DDR2-500 512MB

3．PCI接口支持Master和Slave，32bit/33MHz或者32bit/66MHz。

4．雙DSP與FPGA采用EMIF和Mcbps連接，EMIF支持16bit、32bit、64bit寬度，速度100MHz。

5．支持32MB-128MB Nor Flash

6．支持千兆網(wǎng)絡(luò)接口

7．兩片C6455之間通過(guò)RapidIO的方式耦合在一起，之間雙向傳輸速率可達(dá)10Gbps。

四、FPGA芯片部分

FPGA采用 Xilinx新一代高端V5系列芯片，選擇型號(hào)為：XC5VSX95T-1FF1136C，

XC5VSX95T 具有邏輯模塊160 x 54 最大RAM模塊1,120Kb，DSP48E 640個(gè)，CMT時(shí)鐘

管理6個(gè) RocketIO GTP 16個(gè)，總IObank 20個(gè)，最大使用IO數(shù)680個(gè)。

1．外接DDR2內(nèi)存條，支持到2GB。　　

2．外部參考時(shí)鐘輸入功能，接口為SMA。

3．外部事件觸發(fā)輸入功能，接口為SMA。

4．撥碼輸入/ LED燈指示。