值得重點(diǎn)指出的是它的欠缺之處：器件的某些屬性沒能夠進(jìn)行測(cè)量或輸入到模型(一個(gè)重要的例子是與柵多晶硅相關(guān)的阻抗)；此外，它沒有進(jìn)行任何高頻測(cè)量。所以，該模型在高頻條件下的有效性僅僅取決于其生成的等效電路的頻率函數(shù)的準(zhǔn)確性。幸運(yùn)的是，對(duì)多數(shù)應(yīng)用而言，這樣的準(zhǔn)確性已經(jīng)足夠，而商用CMOS設(shè)計(jì)所獲得的大量應(yīng)用就是很好的證明。但是現(xiàn)在讓我們仔細(xì)檢查一下RF設(shè)計(jì)人員將會(huì)發(fā)現(xiàn)哪些不足。

如果你對(duì)一款由掃頻源驅(qū)動(dòng)的BSIM3器件進(jìn)行仿真，并觀察輸入到柵極的AC電流相對(duì)于電壓的相位角，你會(huì)發(fā)現(xiàn)它保持在90°。在高頻時(shí)，器件輸入未能呈現(xiàn)明顯阻抗，但是由于多晶硅柵的串聯(lián)電阻影響，這種情況在實(shí)際中確實(shí)存在。

這種現(xiàn)象是如何變成一個(gè)設(shè)計(jì)難題的呢？RF器件的最小噪聲系數(shù)通常發(fā)生在電源阻抗逼近總串聯(lián)噪聲源(例如與1/Gm相關(guān)的有效阻抗加上柵有效串聯(lián)阻抗)與并聯(lián)等效輸入阻抗的幾何平均數(shù)時(shí)，此時(shí)器件的信/噪比為最優(yōu)。但是BSIM3并沒有將柵阻抗作為一個(gè)噪聲源，也就是說沒有將其串入輸入電容，所以柵阻抗在給定頻率下并沒有成為一個(gè)并聯(lián)輸入阻抗。

這樣，就不太可能確定適宜的RF噪聲匹配，也無法利用BSIM3模型準(zhǔn)確仿真RF噪聲性能。在輸入阻抗建模時(shí)未能加入并聯(lián)電阻分量，對(duì)類似SERDES這樣的高速數(shù)字應(yīng)用將產(chǎn)生影響：未能建模的部分，削弱了連同頻率在內(nèi)的并聯(lián)電阻輸入分量，從而導(dǎo)致GHz范圍內(nèi)的頻率域和延時(shí)行為都發(fā)生明顯錯(cuò)誤。

多年以來，這種現(xiàn)象一直存在，而原因就在于主要的CMOS代工廠的建模部門不但對(duì)該問題缺乏了解，而且沒有在較高頻率下對(duì)其工藝進(jìn)行評(píng)估的設(shè)備。最終，這種在仿真和實(shí)際中RF應(yīng)用所表現(xiàn)出來的性能差異不能再被忽略，而設(shè)計(jì)人員也正在試圖改善上述結(jié)果。但是既然BSIM3模型對(duì)大批CMOS設(shè)計(jì)人員而言仍然十分有效，那么最初就改善性能所作的嘗試可能會(huì)在BSIM模型之外另起爐灶，而不是對(duì)BSIM進(jìn)行重大改動(dòng)。

“BSIM3+支電路”模型

對(duì)RF應(yīng)用而言，BSIM3模型的根本問題并不是其本身有什么錯(cuò)誤，而是它忽略了對(duì)高頻操作產(chǎn)生影響的某些物理因素。我們可以通過下面的情況來說明這個(gè)問題：某些代工廠已經(jīng)將用于數(shù)字版工藝完全一模一樣的BSIM3模型用于RF支電路中。但是有關(guān)BSIM3模型是如何提取，從而導(dǎo)致在具有相同器件級(jí)電阻系數(shù)的外延層與非一致襯底中實(shí)施了不同填充的情況我們不得而知。

但是在較高頻率下，襯底二極管的漏級(jí)和源極的可感知阻抗回流，以及背柵(back-gate)回流，可能都不會(huì)無關(guān)緊要。通常情況下，用于不同RF器件的物理布局是不同的，常常采用重量級(jí)柵凸(gate-head)連接(甚至可能是雙凸柵)來最小化柵電阻，但是這種作法由于改變了尺寸從而也改變了交叉和寄生電容。

所以，通過將BSIM3模型納入一個(gè)支電路中很容易就可以獲得某些改進(jìn)(圖3)，上述支電路中增加了無源電阻和電容；另外，有的時(shí)候還會(huì)用替換BSIM3中二極管源漏級(jí)建模的方式來反映襯底變化。

每器件單位寬度(device width per finger)一般固定為1或更小值，在該條件下，在公共操作點(diǎn)就可以提取支電路參數(shù)值。 但是為了優(yōu)化RF建模，上述方法只是漫長(zhǎng)道路中的一個(gè)步驟，因?yàn)楝F(xiàn)在還有一些很重要的問題尚待解決：

1：模擬速度下降。隨著支電路的引入增加了元件數(shù)量，其對(duì)速度的影響超過了對(duì)緊湊模型復(fù)雜度的影響。

2：支電路通常使用固定的無源器件來取代實(shí)際由電壓決定的一些效應(yīng)，這樣做會(huì)使失真和電源效率預(yù)測(cè)結(jié)果比預(yù)期要差；另外，模型在操作節(jié)點(diǎn)處的精度較特殊操作節(jié)點(diǎn)(進(jìn)行提取工作)有所下降。

3：對(duì)支電路元件值高度依賴經(jīng)驗(yàn)進(jìn)行提取的作法，抑止了P核在物理布局中的使用以及在設(shè)計(jì)中簡(jiǎn)單改變器件尺寸的行為，因?yàn)橛沙叨葲Q定的支電路元件值存在于緊湊模型之外，而且其對(duì)物理的高度依賴性能夠充分預(yù)測(cè)提取點(diǎn)間的行為。尺度界定通常受限于僅能選擇固定寬度的單位值。

因此，如我們?cè)谝粋€(gè)將源接地的CMOS器件中采取雙端口S參數(shù)數(shù)據(jù)，然后在同一個(gè)測(cè)試電路將其作為一個(gè)BSIM3模型利用模擬器進(jìn)行觀察，將不會(huì)產(chǎn)生良好的數(shù)據(jù)匹配。如果將該器件放在支電路中，這個(gè)數(shù)據(jù)會(huì)找到匹配，但是僅限于局部范圍，因?yàn)樵S多元件值會(huì)根據(jù)不同的操作點(diǎn)發(fā)生變化。但是近幾年來，這個(gè)方法仍稱得上是最好的可行方法，借助該方法成功完成了多項(xiàng)設(shè)計(jì)。

BSIM4是一種替代方案嗎？