?

　　本章節(jié)列舉了DAC/比較器架構(gòu)和集成ADC相比所具備的優(yōu)勢(shì)。所討論的應(yīng)用電路既常見(jiàn)又簡(jiǎn)單，也存在一些共性問(wèn)題。

　　首先，考慮采用低成本方法實(shí)現(xiàn)電力線(xiàn)電壓跌落、浪涌以及瞬態(tài)檢測(cè)和故障記錄。理想的設(shè)計(jì)是采用墻上設(shè)備監(jiān)測(cè)電力線(xiàn)異常，并將每次異常發(fā)生的時(shí)間記錄到RAM中(電壓跌落和浪涌的持續(xù)時(shí)間可以從幾毫秒到幾小時(shí);瞬態(tài)可能短至10微秒)。監(jiān)視器必須記錄電力線(xiàn)完全失效的持續(xù)時(shí)間，因此，監(jiān)視器應(yīng)當(dāng)由電池供電。

　　傳統(tǒng)解決方案是采用控制器和ADC。由于轉(zhuǎn)換器連續(xù)對(duì)電力線(xiàn)電壓采樣，控制器需將每次采樣值與軟件中用戶(hù)設(shè)定的限制進(jìn)行比較，并將任何超出規(guī)定的狀態(tài)記錄到RAM。由于系統(tǒng)必須能夠追蹤到短至10μs的瞬態(tài)情況，ADC采樣間隔必須相當(dāng)短——保守估算時(shí)間可以長(zhǎng)達(dá)2.5μs。因此，控制器必須以1/2.5μs = 400ksps的速率進(jìn)行采樣處理。

　　如果軟件比較具有高效編碼并且ADC無(wú)需處理器干預(yù)，系統(tǒng)每次采樣可執(zhí)行少于10條指令，這就要求處理器具有4MIPS的能力。這種執(zhí)行能力并不適合采用電池供電(圖1)。需要考慮用模擬方法對(duì)輸入瞬態(tài)偏離進(jìn)行響應(yīng)，用以替代連續(xù)跟蹤方案。

　　在這種情況下，DAC/比較器替代方案提供了幾個(gè)明顯優(yōu)勢(shì)。需要4個(gè)DAC和4個(gè)比較器(或一片MAX516)，后面連接一個(gè)4路設(shè)置/復(fù)位觸發(fā)器。一組DAC/比較器/FF監(jiān)測(cè)高瞬態(tài)電壓，一組監(jiān)測(cè)低瞬態(tài)電壓，一組用于監(jiān)測(cè)電網(wǎng)跌落，一組用于監(jiān)測(cè)浪涌(圖2)。瞬態(tài)電壓直接耦合到比較器，連接到電壓跌落和浪涌監(jiān)測(cè)比較器的輸入首先要進(jìn)行整流和濾波，以獲得電網(wǎng)電壓的平均值?？稍谲浖姓{(diào)整到合適的rms。

　　系統(tǒng)每T秒進(jìn)行采樣并對(duì)觸發(fā)器復(fù)位，此處T為瞬態(tài)記錄時(shí)間分辨率(也許為60s)。高、低瞬態(tài)電平DAC用于設(shè)置所要求的門(mén)限。電壓跌落和浪涌DAC在每T秒間隔后進(jìn)行調(diào)整，采用逐次逼近技術(shù)產(chǎn)生高、低門(mén)限，以跟蹤目前平均值。

　　假設(shè)執(zhí)行逐次逼近以及其它任務(wù)的子程序具有1000條指令(保守估計(jì))，對(duì)于T=60s，CPU平均每秒執(zhí)行17條指令。執(zhí)行速率是0.00002MIPS，非常適合低功耗系統(tǒng)，遠(yuǎn)遠(yuǎn)低于A(yíng)DC方案的4MIPS。為進(jìn)一步降低功耗，控制器可在大部分時(shí)間內(nèi)處于“休眠”，僅在處理電力線(xiàn)異常時(shí)喚醒。將電壓比較從軟件方式轉(zhuǎn)換為模擬硬件方式，該電路大大降低了功耗、設(shè)計(jì)復(fù)雜性以及成本。

　　較低的故障檢測(cè)和診斷維護(hù)成本

　　打印頭控制、車(chē)輛控制以及許多其它機(jī)電應(yīng)用，需嚴(yán)格監(jiān)視內(nèi)部電壓和溫度以確定何時(shí)更換工作模式。極端情況下，這種反饋可使系統(tǒng)避免全部關(guān)斷自毀。例如，在必要時(shí)步進(jìn)電機(jī)控制器必須調(diào)整輸出MOSFET的柵極驅(qū)動(dòng)以避免線(xiàn)性工作時(shí)消耗過(guò)多功率。

　　監(jiān)測(cè)這些問(wèn)題的傳統(tǒng)方法是采用ADC(圖8a)。處理器控制ADC進(jìn)行周期性測(cè)量，與控制處理保持時(shí)間常數(shù)一致。然后對(duì)結(jié)果的量化值進(jìn)行縮放后與軟件中的門(mén)限進(jìn)行比較。如果超出范圍，可觸發(fā)糾正動(dòng)作或者全部關(guān)斷系統(tǒng)。

　　另外一種方法是采用DAC/比較器組合(圖8b)。靜態(tài)DAC輸出建立關(guān)斷門(mén)限或比較器觸發(fā)值。當(dāng)溫度變化造成比較器觸發(fā)，比較器會(huì)對(duì)處理器發(fā)出中斷來(lái)啟動(dòng)糾正動(dòng)作。必要時(shí)，處理器還可以通過(guò)啟動(dòng)基于軟件的逐次逼近程序來(lái)確定極限溫度值。

　　表1 逐次逼近偽代碼

?

?

　　圖8 在這種情況下，用DAC和比較器(b)替換ADC(a)可降低系統(tǒng)成本、響應(yīng)時(shí)間以及軟件開(kāi)銷(xiāo)

　　另一方面，為支持ADC，處理器在跳轉(zhuǎn)到關(guān)斷子程序之前必須輪詢(xún)ADC、輸入采樣值并與先前設(shè)定值進(jìn)行比較。這樣，DAC/比較器不僅節(jié)約成本，而且提供了比采用ADC的更快響應(yīng);同時(shí)還減小了處理器開(kāi)銷(xiāo)。

　　時(shí)域反射計(jì)

　　最后，低成本、低功耗DAC/比較器組合(相對(duì)于A(yíng)DC)在便攜式時(shí)域反射計(jì)(TDR)中非常實(shí)用，后者是一種用于檢測(cè)電纜的不連續(xù)性并可測(cè)量中間傳輸長(zhǎng)度的儀器。廉價(jià)的便攜式TDR隨著網(wǎng)絡(luò)電纜的增加變得非常普遍。

　　TDR工作原理類(lèi)似于雷達(dá)，沿著線(xiàn)纜發(fā)送一個(gè)主脈沖并監(jiān)測(cè)由開(kāi)路、短路、或者其它電纜阻抗不連續(xù)產(chǎn)生的反射。發(fā)射脈沖及其反射波傳輸延時(shí)間隔大約為每英尺3.3ns，假設(shè)線(xiàn)傳輸速率為0.6c(光速的十分之六)。那么，在電子學(xué)上10ns時(shí)間分辨率可分辨出大約3英尺距離的不連續(xù)性。

　　接收到的脈沖幅度和發(fā)送脈沖幅度的比用于計(jì)算反射系數(shù)。知道反射系數(shù)和電纜阻抗就可以計(jì)算不連續(xù)阻抗，從這些信息可推斷出不連續(xù)的原因。同軸電纜在反射回路上對(duì)脈沖的衰減使其變得復(fù)雜，因此，軟件必須對(duì)此進(jìn)行補(bǔ)償，通常根據(jù)測(cè)量距離施加一個(gè)幅度修正。

　　本應(yīng)用中的ADC必須每個(gè)5ns轉(zhuǎn)換一次(200Msps)。盡管廠(chǎng)商可以提供這種ADC，但價(jià)格非常昂貴，而且功耗大，通常不適合便攜式應(yīng)用。

　　實(shí)際應(yīng)用中的手持式TDR模擬前端(圖9)能夠說(shuō)明上述觀(guān)點(diǎn)。為了便于說(shuō)明，這里沒(méi)有包括數(shù)字電路。盡管簡(jiǎn)單并且沒(méi)有特殊元件，該電路仍具有很好性能。能夠可靠地測(cè)量端接阻抗并且對(duì)于500英尺長(zhǎng)的電纜具有5%測(cè)量精度?？蓽y(cè)量長(zhǎng)達(dá)2000英尺的開(kāi)路或短路故障。重要的是，系統(tǒng)(包括顯示和數(shù)字電路)可在9V堿性電池下工作長(zhǎng)達(dá)20小時(shí)。

?

　　圖9 該時(shí)域反射計(jì)的模擬部分采用DAC/比較器代替ADC

　　圖9中比較器(IC3)采用單電源供電、地電位檢測(cè)以及僅10ns傳輸延遲。DAC(IC4)為雙通道器件，一方面用于脈沖高度測(cè)量，另一方面驅(qū)動(dòng)LCD對(duì)比度控制(如圖3)。注意DAC為反向驅(qū)動(dòng);電流輸出端連接在一起由經(jīng)過(guò)緩沖的電壓基準(zhǔn)驅(qū)動(dòng)，基準(zhǔn)輸入作為電壓輸出(每路帶有一個(gè)外部放大器緩沖)。

　　利用簡(jiǎn)單的脈沖單穩(wěn)態(tài)電路(沒(méi)有列出)驅(qū)動(dòng)Q1基極，利用正向、持續(xù)時(shí)間為10ns的脈沖依次驅(qū)動(dòng)電纜。電纜的所有反射通過(guò)C3耦合到比較器。

　　IC5為1.2V輸出帶隙基準(zhǔn)，由放大器IC2d緩沖，為IC4雙路DAC提供基準(zhǔn)電壓。該基準(zhǔn)電壓被IC2c兩倍增益放大器放大后，為比較器同相輸入提供2.5V直流電平。DAC A在比較器反相輸入端施加一個(gè)0至3.8V電壓。高于2.5V的電平用來(lái)判斷正向脈沖高度，低于2.5V的電平用來(lái)判斷負(fù)向脈沖幅度。

　　每個(gè)輸入到傳輸線(xiàn)的脈沖還經(jīng)過(guò)了數(shù)字電路可變延遲線(xiàn)，該延遲線(xiàn)是由計(jì)數(shù)器控制的20ns延遲單元串接而成。來(lái)自數(shù)字部分經(jīng)過(guò)延遲的脈沖驅(qū)動(dòng)兩個(gè)觸發(fā)器(IC1a和IC1b)的D輸入端，觸發(fā)器由比較器互補(bǔ)TTL輸出輪流觸發(fā)。這樣，時(shí)間測(cè)量取決于返回脈沖和通過(guò)延遲線(xiàn)脈沖的競(jìng)爭(zhēng)：如果D輸入比時(shí)鐘變化到來(lái)得早，觸發(fā)器輸出為高;否則，輸出為低。

　　測(cè)量時(shí)，將DAC輸出設(shè)置為最低值并重復(fù)調(diào)整延遲，直到觸發(fā)器輸出保持為零，讀取計(jì)數(shù)器。同樣，測(cè)量返回脈沖高度時(shí)，重復(fù)調(diào)整DAC輸出直到觸發(fā)器輸出保持為零，然后讀取DAC。注意，兩個(gè)觸發(fā)器需要捕獲正脈沖和負(fù)脈沖的前沿。前沿是指正脈沖的上升沿和負(fù)脈沖的下降沿;如果兩個(gè)脈沖施加到一個(gè)觸發(fā)器，脈沖寬度可能產(chǎn)生人們所不期望的延遲。