交織結(jié)構(gòu)的優(yōu)勢(shì)可惠及多個(gè)細(xì)分市場(chǎng)。交織型ADC最大好處是增加了帶寬，因?yàn)?b class="flag-6" style="color: red">ADC的奈奎斯特帶寬更寬了。同樣，我們舉兩個(gè)100 MSPS ADC交織以實(shí)現(xiàn)200 MSPS采樣速率的例子。
2020-06-09 09:54:49
6440 
ADC 使用若干個(gè)ADC_CLK 周期對(duì)輸入電壓采樣，采樣周期數(shù)目可以通過ADC_SMPR1 和ADC_SMPR2 寄存器中的SMP[2:0]位而更改。
2012-03-22 10:45:305849 本文主要介紹了采樣保持電路圖大全（五款采樣保持電路設(shè)計(jì)原理圖詳解），采樣保持電路(采樣/保持器)又稱為采樣保持放大器。當(dāng)對(duì)模擬信號(hào)進(jìn)行A/D轉(zhuǎn)換時(shí)，需要一定的轉(zhuǎn)換時(shí)間，在這個(gè)轉(zhuǎn)換時(shí)間內(nèi)，模擬信號(hào)要保持基本不變，這樣才能保證轉(zhuǎn)換精度。采樣保持電路即為實(shí)現(xiàn)這種功能的電路。
2018-02-23 09:59:4495716 
如今大多數(shù)ADC芯片里都集成了采樣保持功能，以便更好地處理交流信號(hào)，這種類型的ADC我們叫做采樣ADC，可是早些時(shí)候的ADC并非采樣類型，而只是一個(gè)簡(jiǎn)單的編碼器。 非采樣ADC的一個(gè)缺點(diǎn)是，如果在
2021-04-28 11:02:5024116 
一個(gè)基本的逐次逼近型 ADC 的原理框圖如下：由采樣保持電路（SHA）、控制邏輯電路、時(shí)序發(fā)生電路、D/A 轉(zhuǎn)換電路、電壓比較電路等組成。
2021-04-28 10:51:5910438 
主要是關(guān)于：采樣保持名詞解釋、采樣保持電路工作原理、采樣保持電路功能、采樣保持電路作用以及采樣保持電路設(shè)計(jì)。
2022-10-20 09:37:345059 采樣保持電路從模擬輸入信號(hào)中獲取樣本并保持特定時(shí)間段，然后輸出輸入信號(hào)的采樣部分。該電路僅對(duì)幾微秒的輸入信號(hào)進(jìn)行采樣。
2022-11-08 17:29:186704 
在RA6M4處理器的ADC里，有兩路ADC可以分別采樣當(dāng)前的CPU內(nèi)部溫度和參考電壓值。
2022-12-19 09:23:201498 
SAR型ADC，又叫逐漸逼近型ADC，屬于瞬死值轉(zhuǎn)換型-轉(zhuǎn)換對(duì)象是模擬信號(hào)在采樣時(shí)刻或前幾個(gè)時(shí)刻抽樣值，即時(shí)輸出結(jié)果。
2023-02-07 16:52:032458 
逐次逼近寄存器型(SAR)模擬數(shù)字轉(zhuǎn)換器(ADC)是采樣速率低于5Msps (每秒百萬次采樣)的中等至高分辨率應(yīng)用的常見結(jié)構(gòu)。
2023-09-14 09:34:472770 
當(dāng)SHA配合ADC使用時(shí)（外置或內(nèi)置），SHA性能對(duì)該組合的整體動(dòng)態(tài)性能至關(guān)重要，在確定系統(tǒng)的SFDR、SNR等參數(shù)方面起著重要作用。
2021-10-20 10:42:323144 
AD9254-150EBZ，用于AD9254的評(píng)估板是單芯片，1.8V單電源，14位，150 MSPS模數(shù)轉(zhuǎn)換器（ADC），具有高性能采樣保持放大器（SHA）和 - 芯片電壓參考。寬帶寬，真正的差分
2020-07-22 11:46:37
有大神知道12位ADC采樣保持器里面的電容量級(jí)是多少嗎？因?yàn)樵O(shè)計(jì)電路的時(shí)候要使用抗混疊濾波器，需要考慮采樣保持器電容與抗混疊濾波電容的大小關(guān)系
2023-11-02 06:27:44
本文主要參考了TIDA-010031參考設(shè)計(jì)，分析下ADC采樣積分方波無感控制的原理，方便大家更好地完成類似的方案設(shè)計(jì)。1.下面是典型的三相BLDC電機(jī)控制框圖.三個(gè)半橋驅(qū)動(dòng)BLDC無刷電機(jī)，檢測(cè)低
2022-11-07 06:47:39
文主要參考了TIDA-010031參考設(shè)計(jì)，分析下ADC采樣積分方波無感控制的原理，方便大家更好地完成類似的方案設(shè)計(jì)。1.下面是典型的三相BLDC電機(jī)控制框圖.三個(gè)半橋驅(qū)動(dòng)BLDC無刷電機(jī)，檢測(cè)低邊
2020-12-14 15:35:10
，但了解其基本工作原理對(duì)于了解ADC動(dòng)態(tài)性能十分重要。當(dāng)采樣保持器處于采樣（或跟蹤）模式時(shí)，輸出跟隨輸入而變化，二者之間僅存在很小的電壓偏差。但也有輸出在采樣模式下不完全跟隨輸入的SHA，其輸出僅在保持
2022-04-06 14:04:47
在Ａ／Ｄ轉(zhuǎn)換開始時(shí)將信號(hào)電平保持住，而在Ａ／Ｄ轉(zhuǎn)換結(jié)束后又能跟蹤輸入信號(hào)的變化，即使輸入信號(hào)處于采樣狀態(tài)。能完成這種功能的器件叫采樣／保持器。從上面的分析可知，采樣／保持器在保持階段相當(dāng)于一個(gè)模擬信號(hào)
2018-01-08 14:23:45
級(jí)為 - 40 ～ + 8 5 ℃, S 級(jí)為 55 ～ + 12 5 ℃。 J級(jí)和 A 級(jí)采用 8 腳塑料 D I P 封裝 , S 級(jí)采用 8 腳小型封裝 。
項(xiàng)目中需要設(shè)計(jì)ADC前端采樣保持
2023-11-23 07:05:20
AD9233-105EBZ，用于評(píng)估AD9233的評(píng)估板，12位，105 MSPS，1.8V模數(shù)轉(zhuǎn)換器，具有高性能采樣保持放大器（SHA）和片內(nèi)基準(zhǔn)電壓源。該產(chǎn)品采用多級(jí)差分流水線架構(gòu)，具有輸出糾錯(cuò)
2019-11-11 07:16:29
Σ-Δ調(diào)制器是一種過采樣架構(gòu)，因此，我們從奈奎斯特采樣理論和方案以及過采樣ADC操作開始討論。圖2比較了ADC的奈奎斯特操作、過采樣方案和Σ-Δ調(diào)制(也是過采樣)方案。圖2a顯示了ADC以標(biāo)準(zhǔn)奈奎斯特方式
2017-04-21 10:50:35
的應(yīng)用中是一個(gè)關(guān)鍵部分。由于其他結(jié)構(gòu)諸如兩步快閃結(jié)構(gòu)或內(nèi)插式結(jié)構(gòu)都很難在高輸入頻率下提供低諧波失真，因此流水線結(jié)構(gòu)在高速低功耗的ADC應(yīng)用中也成為一個(gè)比較常用的結(jié)構(gòu)?！ ∽鳛榱魉€ADC前端的采樣保持
2018-10-08 15:47:53
&；S.對(duì)我來說，圖靈在LED，激活H &；和一個(gè)控制登記連接到樣品的時(shí)鐘輸入，LED的最后我用SAR ADC采樣64次電壓的采樣和保持轉(zhuǎn)彎后。我正在取樣64次以獲得更好的分辨率。當(dāng)我
2019-08-14 11:41:15
AD9246-105EBZ，AD9246評(píng)估板是單片，1.8V單電源，14位，105 MSPS模數(shù)轉(zhuǎn)換器，具有高性能采樣保持放大器（SHA）和片內(nèi)基準(zhǔn)電壓源。該產(chǎn)品采用多級(jí)差分流水線架構(gòu)，具有輸出糾錯(cuò)邏輯，可在105 MSPS數(shù)據(jù)速率下提供14位精度，并確保在整個(gè)工作溫度范圍內(nèi)無失碼
2020-07-20 10:16:13
我想知道哪一個(gè)PIC24部件有多個(gè)采樣和保持同時(shí)ADC采樣。我在任何參數(shù)圖表或選擇器指南中找不到這個(gè)信息。我寧愿不瀏覽每一個(gè)數(shù)據(jù)表…謝謝！ 以上來自于百度翻譯 以下為原文 I would like
2019-05-24 06:24:14
了視野，但為了達(dá)到X波段（12 GHz頻率），仍然需要更多帶寬。在信號(hào)鏈中運(yùn)用采樣保持放大器 (THA)，可以從根本上擴(kuò)展帶寬，使其遠(yuǎn)遠(yuǎn)超出ADC采樣帶寬，滿足苛刻高帶寬的應(yīng)用的需求。本文將證明，針對(duì)RF市場(chǎng)開發(fā)的最新轉(zhuǎn)換器前增加一個(gè)THA，便可實(shí)現(xiàn)超過10 GHz帶寬。
2019-07-22 08:01:03
本文設(shè)計(jì)了一個(gè)可用于12 bit，20 MS／s流水線ADC中的采樣／保持電路。該電路使用CSMC公司的0.5μm CMOS工藝庫(kù)，在20 MS／s采樣頻率下，當(dāng)輸入信號(hào)的頻率為9.8193 MHz
2021-04-20 06:45:33
（使用放大器）也可以是無源（使用變壓器或巴倫），具體取決于系統(tǒng)要求。無論哪種情況，都必須謹(jǐn)慎選擇元器件，以便實(shí)現(xiàn)在目標(biāo)頻段的最優(yōu)ADC性能。射頻采樣ADC采用深亞微米CMOS工藝技術(shù)制造，并且半導(dǎo)體器件的物理
2018-11-01 11:25:01
解決問題，然后 ADC 并非千篇一律。因此，設(shè)計(jì)人員需要了解各種拓?fù)洌约八鼈兣c應(yīng)用的對(duì)應(yīng)關(guān)系。例如，ADC 可能設(shè)計(jì)用來優(yōu)化采樣率、功耗和精度等不同特征。本文將會(huì)討論一些常見 ADC 架構(gòu)的設(shè)計(jì)要求，然后介紹
2018-09-30 13:39:22
。在我的例子中，我在LED上圖靈，用一個(gè)連接到采樣和保持的CLK輸入的控制寄存器激活H＆AMs，然后轉(zhuǎn)向LED，最后我用SAR ADC采樣64倍采樣和保持電壓。我正在取樣64次以獲得更好的分辨率。當(dāng)我
2019-08-15 11:19:14
為了在驅(qū)動(dòng)ADC的同時(shí)獲得極小的噪聲和信號(hào)失真，你都想過哪些辦法？其實(shí)呢只要設(shè)計(jì)一種無源網(wǎng)絡(luò)接口，實(shí)現(xiàn)寬帶噪聲抑制和采樣保持阻抗的變換，從而為驅(qū)動(dòng)放大器提供一個(gè)更匹配的負(fù)載阻抗即可。下面就為壇子里
2019-01-08 11:17:19
各位大牛好
我想選擇一款采樣保持芯片來實(shí)現(xiàn)對(duì)脈寬1ns的周期脈沖信號(hào)進(jìn)行等效采樣，后端ADC的采樣頻率為10MSPS。
1）AD783的Acquisition time典型值是250ns，是不是
2023-11-17 07:55:46
AD9233-125EBZ，用于評(píng)估AD9233的評(píng)估板，12位，125 MSPS，1.8V模數(shù)轉(zhuǎn)換器，具有高性能采樣保持放大器（SHA）和片內(nèi)基準(zhǔn)電壓源。該產(chǎn)品采用多級(jí)差分流水線架構(gòu)，具有輸出糾錯(cuò)
2019-06-11 10:45:45
采樣保持電路的結(jié)構(gòu)分為哪幾種？如何去設(shè)計(jì)運(yùn)算放大器？描述自舉開關(guān)是如何實(shí)現(xiàn)的？怎樣對(duì)運(yùn)算放大器進(jìn)行仿真驗(yàn)證？
2021-04-20 06:59:17
；當(dāng)Vc為保持電平時(shí)，開關(guān)S斷開，輸出電壓Vo保持在模擬開關(guān)斷開瞬間的輸入信號(hào)值。高輸入阻抗的緩沖放大器的作用是把CH和負(fù)載隔離，否則保持階段在CH上的電荷會(huì)通過負(fù)載放掉，無法實(shí)現(xiàn)保持功能。二、采樣/保持器的基本結(jié)構(gòu)1、串聯(lián)型2、反饋型3、電容校正型來源：CSDN
2011-07-28 10:21:06
）；
來自采樣電容的電荷注入反射回輸入網(wǎng)絡(luò)。
無緩沖ADC
開關(guān)電容ADC（見圖1）就是一類無緩沖ADC。無緩沖ADC的功耗通常遠(yuǎn)低于緩沖ADC，因?yàn)榍罢叩耐獠壳岸嗽O(shè)計(jì)直接連到ADC的內(nèi)部采樣保持（SHA
2023-12-18 07:42:00
)；來自采樣電容的電荷注入反射回輸入網(wǎng)絡(luò)。無緩沖ADC開關(guān)電容ADC(見圖1)就是一類無緩沖ADC。無緩沖ADC的功耗通常遠(yuǎn)低于緩沖ADC，因?yàn)榍罢叩耐獠壳岸嗽O(shè)計(jì)直接連到ADC的內(nèi)部采樣保持(SHA
2018-09-17 15:38:24
-采樣保持器)；*來自采樣電容的電荷注入反射回輸入網(wǎng)絡(luò)。無緩沖ADC開關(guān)電容ADC(見圖1)就是一類無緩沖ADC。無緩沖ADC的功耗通常遠(yuǎn)低于緩沖ADC，因?yàn)榍罢叩耐獠壳岸嗽O(shè)計(jì)直接連到ADC的內(nèi)部采樣
2018-10-18 11:23:57
模擬輸入頻率改變，以及SHA從采樣模式變?yōu)?b class="flag-6" style="color: red">保持模式時(shí)，無緩沖ADC的輸入阻抗也會(huì)變化。必須使輸入與ADC采樣模式匹配，如圖2所示。圖2. 輸入阻抗與模式和頻率的關(guān)系在基帶范圍的較低頻率時(shí)，輸入阻抗的實(shí)
2018-01-23 16:01:44
介紹了一種利用雙采樣技術(shù)的高性能采樣/保持電路結(jié)構(gòu)，電路應(yīng)用于10bits50MS/s 流水線ADC 設(shè)計(jì)中。電路結(jié)構(gòu)主要包含了增益自舉運(yùn)算放大電路和柵壓自舉開關(guān)電路。增自舉運(yùn)算放大
2009-12-26 16:39:10
28 對(duì)采樣保持電路的原理、工作方式、電路的參數(shù)以及保持電容器電容量大小的選定進(jìn)行了分析。關(guān)鍵詞：采樣；保持；電容
Abstract：This paper analyses the principle of~mapling a
2010-04-13 08:54:0564 在常規(guī)高速采樣保持電路(SHC)中采樣速率主要受到保持電容器被充電到輸入電平期間的采集時(shí)間的限制。本文描述一種新的電路結(jié)構(gòu)，其采樣速率僅僅由保持時(shí)間決定。就時(shí)鐘饋通而
2010-04-28 09:57:4563 一種新型高速采樣保持電路摘要 : 本文提出了一種新型的基于運(yùn)算放大器的開關(guān)電容采樣保持電路結(jié)構(gòu)。采用速度補(bǔ)償解決了高速高分辨采樣保持電
2010-05-24 15:44:2149 采樣保持電路
2009-01-02 01:06:501471 
采樣保持放大器
采樣保持電路(采樣/保持器)又稱為采樣保持放大器。當(dāng)對(duì)模擬信號(hào)進(jìn)行A/D轉(zhuǎn)換時(shí)，需要一定的轉(zhuǎn)換時(shí)間，在這個(gè)轉(zhuǎn)換時(shí)間內(nèi)，模擬信號(hào)要保持基本不變，這
2009-03-11 18:29:563785 
×1000采樣與保持電路圖
2009-04-09 09:23:26799 
采樣與保持電路圖
2009-04-09 09:23:541253 
低漂移采樣與保持電路圖
2009-04-09 09:24:27568 
高速采樣與保持電路圖1
2009-04-09 09:26:15667 
高速采樣與保持電路圖2
2009-04-09 09:26:58612 
高速采樣與保持電路圖3
2009-04-09 09:27:24619 
采樣保持電路(S/H)原理
A/D轉(zhuǎn)換需要一定時(shí)間,在轉(zhuǎn)換過程中,如果送給ADC的模擬量發(fā)生變化,則不能保證精度。為此,在ADC前加入采樣保持電路,如圖8-30所示。采樣保持電路有兩種
2009-04-12 12:01:3522785 
采樣信號(hào)保持電路圖
2009-05-08 14:28:551034 
采樣保持電路圖
2009-07-08 11:40:58976 
反相采樣保持電路圖
2009-07-17 14:43:55647 
同相采樣保持電路圖
2009-07-17 14:51:13712 
業(yè)內(nèi)唯一的16位、8通道、同時(shí)采樣ADC面世
Maxim推出8通道、16位、同時(shí)采樣ADC MAX11046。器件采用獨(dú)特的架構(gòu)(專利申請(qǐng)中)產(chǎn)生一路噪聲極低的片內(nèi)負(fù)電壓。這種創(chuàng)新架構(gòu)能
2009-12-24 08:41:461262 采樣時(shí)間為20US的中速采樣和保持電路
電路的功能
所謂采樣和保持
2010-05-05 15:53:511382 
單片采樣保持電路
現(xiàn)在已有多種單片采樣保持電路的產(chǎn)品。圖5.4-72是單片采樣保持電路LF398。該電路在作為單位增益跟隨器使用時(shí)，其DC增益精度為0.002%到0.01
2010-05-23 18:19:302995 
本文采用一種全差分電荷轉(zhuǎn)移型結(jié)構(gòu)的采樣保持電路，這種結(jié)構(gòu)可以很好地消除與輸入信號(hào)無關(guān)的電荷注入和時(shí)鐘饋通；通過底極板采樣技術(shù)，消除與輸入信號(hào)相關(guān)的電荷注入和
2010-06-07 14:46:262585 
圖中所示是用SF357運(yùn)放組成的電壓采樣保持電路.這種電壓采樣保持電路可以方便地觀察任一時(shí)間內(nèi)的被測(cè)瞬間電
2010-10-08 12:53:5712120 
本文對(duì)流水線ADC的采樣保持電路的結(jié)構(gòu)以及主要模塊如增益提高型運(yùn)算放大器電路、共模反饋電路和開關(guān)電路進(jìn)行了分析，并對(duì)各個(gè)模塊進(jìn)行了設(shè)計(jì)，最終設(shè)計(jì)出一個(gè)適合于13 bit 40 MHz流
2012-09-25 09:47:196331 
AD783是一款高速單芯片采樣保持放大器(SHA)，0.01%采集時(shí)間典型值為250 ns。其保持模式總諧波失真經(jīng)過全面測(cè)試，輸入頻率最高達(dá)100 kHz。AD783配置為單位增益放大器，并采用已獲
2015-11-30 10:22:2439 摘要 ：本文介紹了一種以采樣/ 保持器 L F398 芯片為主要器件的峰值保持電路。該電路具有結(jié)構(gòu)簡(jiǎn)單、調(diào)試方便、性能優(yōu)良等優(yōu)點(diǎn) ，可廣泛應(yīng)用于各種脈沖分析系統(tǒng)。
2017-11-04 10:07:3524454 
的應(yīng)用中是一個(gè)關(guān)鍵部分。由于其他結(jié)構(gòu)諸如兩步快閃結(jié)構(gòu)或內(nèi)插式結(jié)構(gòu)都很難在高輸入頻率下提供低諧波失真，因此流水線結(jié)構(gòu)在高速低功耗的ADC應(yīng)用中也成為一個(gè)比較常用的結(jié)構(gòu)。 作為流水線ADC前端的采樣保持電路是整個(gè)系統(tǒng)的關(guān)鍵模塊電路
2017-11-16 15:23:311 采樣示波器也是非常常用的電子儀器，有四大功能： 1）高帶寬示波器功能； 2）時(shí)域反射計(jì)TDR功能； 3）光眼圖分析儀功能； 4）抖動(dòng)分析儀功能。 采樣示波器是高精度測(cè)試儀器，儀器結(jié)構(gòu)原理圖如圖1所示
2017-11-23 05:44:01947 
的應(yīng)用中是一個(gè)關(guān)鍵部分。由于其他結(jié)構(gòu)諸如兩步快閃結(jié)構(gòu)或內(nèi)插式結(jié)構(gòu)都很難在高輸入頻率下提供低諧波失真，因此流水線結(jié)構(gòu)在高速低功耗的ADC應(yīng)用中也成為一個(gè)比較常用的結(jié)構(gòu)。 作為流水線ADC前端的采樣保持電路是整個(gè)系統(tǒng)的關(guān)鍵模塊電路
2017-12-07 10:45:235 隨著數(shù)字化的普及和技術(shù)的發(fā)展，A/D轉(zhuǎn)換器的應(yīng)用無處不見。在目前使用的眾多 CMOS A/D轉(zhuǎn)換器中，一種常用解決方案是使用 開關(guān)電容結(jié)構(gòu)實(shí)現(xiàn)輸入采樣。在這種最基本的結(jié)構(gòu)中，輸入部分由一只體積相對(duì)
2018-05-11 11:57:0010054 
的模塊，采樣保持電路的性能直接決定了整個(gè)ADC的性能，在以上系統(tǒng)中對(duì)功耗的要求十分嚴(yán)格。本設(shè)計(jì)在實(shí)現(xiàn)高速高精度采樣保持功能的同時(shí)，還實(shí)現(xiàn)了MDAC功能，這樣既能降低ADC功耗又能減少芯片面積。
2019-06-13 08:19:004768 
關(guān)鍵詞：AD781 , 采樣保持放大器 AD781是高速單片采樣保持放大器(SHA)，它確保在整個(gè)溫度范圍內(nèi)有最大700ns采樣時(shí)間達(dá)到0．01％，規(guī)定和測(cè)試保持模式總諧波失真和保持模式信號(hào)噪聲
2019-01-31 07:11:011106 關(guān)鍵詞：AD783 , 采樣保持放大器 AD783是高速單片采樣保持放大器(SHA)，提供典型250ns采樣時(shí)間達(dá)到0．01％，在最高輸入頻率100kHz時(shí)規(guī)定和測(cè)試保持模式總諧波失真。AD783
2019-01-31 07:40:011374 AD7875和AD7876采用高密度線性兼容雙極/ CMOS工藝（LC 2 MOS）組合12位A / D轉(zhuǎn)換器（ADC），采樣/保持（SHA） ），單個(gè)單片芯片上的參考和接口邏輯。
2019-04-12 17:59:572330 
峰值電壓采樣保持電路：峰值電壓采樣保持電路如圖12-50所示。峰值電壓采樣保持電路南一片采樣保持器芯片LF398和一塊電壓比較器LM311構(gòu)成。LF398的輸出電壓和輸入電壓通過LM3J1進(jìn)行比較t當(dāng)U．》Uo時(shí)．
2020-01-21 17:21:0014502 
采樣保持器是一種用邏輯電平控制其工作狀態(tài)的器件，是計(jì)算機(jī)系統(tǒng)模擬量輸入通道中的一種模擬量存儲(chǔ)裝置。
2020-01-15 11:42:1618179 采樣保持電路能夠跟蹤或者保持輸入模擬信號(hào)的電平值。在理想狀況下，當(dāng)處于采樣狀態(tài)時(shí)，采樣保持電路的輸出信號(hào)跟隨輸入信號(hào)變化而變化。
2020-03-31 16:48:011306 
采樣／保持電路是模數(shù)轉(zhuǎn)換器的重要組成部分，它的性能決定著整個(gè)A／D轉(zhuǎn)換器的性能。隨著科學(xué)技術(shù)的發(fā)展，系統(tǒng)對(duì)A／D轉(zhuǎn)換器的速度和精度要求越來越高，因此，設(shè)計(jì)一個(gè)高性能的采樣／保持電路就顯得尤為重要。
2020-07-26 11:03:103724 
電路是完成這一基本功能的控制電路。DATEL采樣保持放大器適用于信號(hào)處理系統(tǒng)、事件分析和許多其它應(yīng)用領(lǐng)域。
2021-09-07 16:34:45547 
AD783：高速單片采樣保持放大器(SHA)數(shù)據(jù)表
2021-04-14 14:27:125 SHA3：采樣保持放大器過時(shí)數(shù)據(jù)表
2021-04-22 18:53:338 SHA5：采樣保持放大器過時(shí)數(shù)據(jù)表
2021-04-23 11:14:501 SHA1144：過時(shí)的高分辨率14位采樣保持放大器數(shù)據(jù)表
2021-05-20 08:08:091 SHA6：采樣保持放大器過時(shí)數(shù)據(jù)表
2021-05-26 17:44:507 SHA1A：采樣保持放大器過時(shí)數(shù)據(jù)表
2021-05-26 18:08:014 SHA4：采樣保持放大器過時(shí)數(shù)據(jù)表
2021-05-26 18:44:338 SHA1134：通用采樣保持放大器過時(shí)數(shù)據(jù)表
2021-05-26 18:59:178 一個(gè)逐次逼近寄存器 （SAR） 模數(shù)轉(zhuǎn)換器 （ADC） 通常需要一個(gè)驅(qū)動(dòng)器來驅(qū)動(dòng)其模擬輸入，以獲得所需的精度效果。但是在較低數(shù)據(jù)吞吐量和較低分辨率應(yīng)用中，你也許不需要驅(qū)動(dòng)器。讓我們來看一看SAR ADC的采樣過程和模擬輸入結(jié)構(gòu)來了解驅(qū)動(dòng)器的要求。
2022-01-28 09:32:002769 
解決辦法1配置adc的時(shí)候，采樣周期需要設(shè)置大一些。sConfig.SamplingTime = ADC_SAMPLETIME_71CYCLES_5 ;分析：采樣周期太小，會(huì)導(dǎo)致采樣不準(zhǔn)確，采樣周期
2021-11-25 09:21:0235 STM32 ADC 過采樣技術(shù)
2021-12-08 16:21:0641 射頻接收系統(tǒng)通常使用數(shù)字信號(hào)處理算法進(jìn)行信號(hào)解調(diào)和分析，因此需要使用ADC對(duì)信號(hào)進(jìn)行采樣。根據(jù)采樣頻率的不同，可以分為射頻直接采樣、中頻采樣、IQ采樣。射頻采樣和中頻采樣只需要一路ADC，采樣結(jié)果
2022-07-28 09:05:472626 本文分析數(shù)字電源ADC采樣時(shí)間的原理、誤差來源、改善方法。
2023-03-08 15:01:003182 
在可編程邏輯控制器(PLC)輸出模塊中存在每通道采樣保持架構(gòu),它采用開關(guān)電容和緩沖器作為采樣保持放大器(SHA),以便存儲(chǔ)單通道高性能DAC的選定輸出樣本。這些樣本通過-一個(gè)模擬開關(guān)或多路復(fù)用器在不同保持電容之間切換。
2023-03-17 15:22:451341 
現(xiàn)代接收器系統(tǒng)對(duì)更高容量和更多數(shù)據(jù)吞吐量的需求不斷增加。我們必須擁有高采樣率數(shù)據(jù)轉(zhuǎn)換器和高動(dòng)態(tài)范圍系統(tǒng)。一些模數(shù)轉(zhuǎn)換器（ADC）架構(gòu)確實(shí)實(shí)現(xiàn)了非常高的采樣率，但沒有最佳的信噪比（SNR）。其他器件可實(shí)現(xiàn)非常好的SNR，但其采樣率有限。沒有一個(gè)內(nèi)核ADC器件同時(shí)滿足高采樣速率和動(dòng)態(tài)范圍的要求。
2023-04-15 09:49:091242 
種應(yīng)用中，可使用SHA捕獲在切換之前的最后一個(gè)瞬時(shí)采樣 的模擬輸入電壓，并且在切換期間以最小的衰減保持這一采樣值。 在采用分段或逐次逼近 式ADC處理信號(hào)的應(yīng)用場(chǎng)合中，SHA與ADC一起使用以便使系統(tǒng)的全部潛在帶寬達(dá)到最 大值。在快閃ADC之前加一個(gè)具有
2023-05-12 14:46:27219 
采樣保持電路是模數(shù)轉(zhuǎn)換器(ADC)中最重要的電路之一。其電路中存在的寄生電容會(huì)引入時(shí)鐘饋通、溝道電荷注入等非理想因素嚴(yán)重影響ADC的整體性能。鑒于此，本文將介紹這些非理想因素產(chǎn)生的原因及常見的解決方法。
2023-07-17 16:16:191031 
使用ADC時(shí)需要重點(diǎn)關(guān)注的參數(shù)。采樣率和帶寬之間的關(guān)系是非常重要的，下面將詳細(xì)分析采樣率和帶寬之間的關(guān)系。 一、 ADC采樣率和帶寬的定義 首先，我們需要了解ADC采樣率和帶寬的定義。采樣率是指ADC每秒鐘可以采集并轉(zhuǎn)換模擬信號(hào)的次數(shù)。例如，如果ADC的采樣率為10kHz，則每秒可以將模
2023-09-12 10:51:126012 與ADC轉(zhuǎn)換器相伴出現(xiàn)的邏輯器件是采樣保持放大器。 對(duì)于1.5V工作的電路來說，采樣保持電路是最難設(shè)計(jì)的電路之一
2023-10-13 14:23:46464 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論