隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì)，總線的工作頻率也已經(jīng)達(dá)到或者超過(guò)50MHZ，有的甚至超過(guò)100MHZ。目前約50% 的設(shè)計(jì)的時(shí)鐘頻率超過(guò)50MHz，將近20% 的設(shè)計(jì)主頻超過(guò)120MHz。
　　
　　當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號(hào)的完整性問(wèn)題；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，除非使用高速電路設(shè)計(jì)知識(shí)，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無(wú)法工作。因此，高速電路設(shè)計(jì)技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。只有通過(guò)使用高速電路設(shè)計(jì)師的設(shè)計(jì)技術(shù)，才能實(shí)現(xiàn)設(shè)計(jì)過(guò)程的可控性。

（二）、什么是高速電路

　　通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過(guò)45MHZ~50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量（比如說(shuō)１／３），就稱為高速電路。
　　
　　實(shí)際上，信號(hào)邊沿的諧波頻率比信號(hào)本身的頻率高，是信號(hào)快速變化的上升沿與下降沿（或稱信號(hào)的跳變）引發(fā)了信號(hào)傳輸?shù)姆穷A(yù)期結(jié)果。因此，通常約定如果線傳播延時(shí)大于1/2數(shù)字信號(hào)驅(qū)動(dòng)端的上升時(shí)間，則認(rèn)為此類信號(hào)是高速信號(hào)并產(chǎn)生傳輸線效應(yīng)。

　　信號(hào)的傳遞發(fā)生在信號(hào)狀態(tài)改變的瞬間，如上升或下降時(shí)間。信號(hào)從驅(qū)動(dòng)端到接收端經(jīng)過(guò)一段固定的時(shí)間，如果傳輸時(shí)間小于1/2的上升或下降時(shí)間，那么來(lái)自接收端的反射信號(hào)將在信號(hào)改變狀態(tài)之前到達(dá)驅(qū)動(dòng)端。反之，反射信號(hào)將在信號(hào)改變狀態(tài)之后到達(dá)驅(qū)動(dòng)端。如果反射信號(hào)很強(qiáng)，疊加的波形就有可能會(huì)改變邏輯狀態(tài)。

（三）、高速信號(hào)的確定

　　上面我們定義了傳輸線效應(yīng)發(fā)生的前提條件，但是如何得知線延時(shí)是否大于1/2驅(qū)動(dòng)端的信號(hào)上升時(shí)間？ 一般地，信號(hào)上升時(shí)間的典型值可通過(guò)器件手冊(cè)給出，而信號(hào)的傳播時(shí)間在PCB設(shè)計(jì)中由實(shí)際布線長(zhǎng)度決定。下圖為信號(hào)上升時(shí)間和允許的布線長(zhǎng)度(延時(shí))的對(duì)應(yīng)關(guān)系?！?BR> 　　
　　PCB 板上每單位英寸的延時(shí)為 0.167ns.。但是，如果過(guò)孔多，器件管腳多，網(wǎng)線上設(shè)置的約束多，延時(shí)將增大。通常高速邏輯器件的信號(hào)上升時(shí)間大約為0.2ns。如果板上有GaAs芯片，則最大布線長(zhǎng)度為7.62mm。

　　設(shè)Tr 為信號(hào)上升時(shí)間， Tpd 為信號(hào)線傳播延時(shí)。如果Tr≥4Tpd，信號(hào)落在安全區(qū)域。如果2Tpd≥Tr≥4Tpd，信號(hào)落在不確定區(qū)域。如果Tr≤2Tpd，信號(hào)落在問(wèn)題區(qū)域。對(duì)于落在不確定區(qū)域及問(wèn)題區(qū)域的信號(hào)，應(yīng)該使用高速布線方法。

（四）、什么是傳輸線

　　PCB板上的走線可等效為下圖所示的串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。串聯(lián)電阻的典型值0.25-0.55 ohms/foot，因?yàn)榻^緣層的緣故，并聯(lián)電阻阻值通常很高。將寄生電阻、電容和電感加到實(shí)際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗Zo。線徑越寬，距電源/地越近，或隔離層的介電常數(shù)越高，特征阻抗就越小。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號(hào)和信號(hào)最終的穩(wěn)定狀態(tài)將不同，這就引起信號(hào)在接收端產(chǎn)生反射，這個(gè)反射信號(hào)將傳回信號(hào)發(fā)射端并再次反射回來(lái)。隨著能量的減弱反射信號(hào)的幅度將減小，直到信號(hào)的電壓和電流達(dá)到穩(wěn)定。這種效應(yīng)被稱為振蕩，信號(hào)的振蕩在信號(hào)的上升沿和下降沿經(jīng)?？梢钥吹健?/P>

（五）、傳輸線效應(yīng)

　　基于上述定義的傳輸線模型，歸納起來(lái)，傳輸線會(huì)對(duì)整個(gè)電路設(shè)計(jì)帶來(lái)以下效應(yīng)。

· 反射信號(hào)Reflected signals
· 延時(shí)和時(shí)序錯(cuò)誤Delay & Timing errors
· 多次跨越邏輯電平門限錯(cuò)誤False Switching
· 過(guò)沖與下沖Overshoot/Undershoot
· 串?dāng)_Induced Noise (or crosstalk)
· 電磁輻射EMI radiation

5.1 反射信號(hào)
　　
　　如果一根走線沒(méi)有被正確終結(jié)(終端匹配)，那么來(lái)自于驅(qū)動(dòng)端的信號(hào)脈沖在接收端被反射，從而引發(fā)不預(yù)期效應(yīng)，使信號(hào)輪廓失真。當(dāng)失真變形非常顯著時(shí)可導(dǎo)致多種錯(cuò)誤，引起設(shè)計(jì)失敗。同時(shí)，失真變形的信號(hào)對(duì)噪聲的敏感性增加了，也會(huì)引起設(shè)計(jì)失敗。如果上述情況沒(méi)有被足夠考慮，EMI將顯著增加，這就不單單影響自身設(shè)計(jì)結(jié)果，還會(huì)造成整個(gè)系統(tǒng)的失敗。
　　
　　反射信號(hào)產(chǎn)生的主要原因：過(guò)長(zhǎng)的走線；未被匹配終結(jié)的傳輸線，過(guò)量電容或電感以及阻抗失配。

5.2 延時(shí)和時(shí)序錯(cuò)誤
　　
　　信號(hào)延時(shí)和時(shí)序錯(cuò)誤表現(xiàn)為：信號(hào)在邏輯電平的高與低門限之間變化時(shí)保持一段時(shí)間信號(hào)不跳變。過(guò)多的信號(hào)延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂。
　　
　　通常在有多個(gè)接收端時(shí)會(huì)出現(xiàn)問(wèn)題。電路設(shè)計(jì)師必須確定最壞情況下的時(shí)間延時(shí)以確保設(shè)計(jì)的正確性。信號(hào)延時(shí)產(chǎn)生的原因：驅(qū)動(dòng)過(guò)載，走線過(guò)長(zhǎng)。

5.3 多次跨越邏輯電平門限錯(cuò)誤
　　
　　信號(hào)在跳變的過(guò)程中可能多次跨越邏輯電平門限從而導(dǎo)致這一類型的錯(cuò)誤。多次跨越邏輯電平門限錯(cuò)誤是信號(hào)振蕩的一種特殊的形式，即信號(hào)的振蕩發(fā)生在邏輯電平門限附近，多次跨越邏輯電平門限會(huì)導(dǎo)致邏輯功能紊亂。反射信號(hào)產(chǎn)生的原因：過(guò)長(zhǎng)的走線，未被終結(jié)的傳輸線，過(guò)量電容或電感以及阻抗失配。

5.4 過(guò)沖與下沖
　　
　　過(guò)沖與下沖來(lái)源于走線過(guò)長(zhǎng)或者信號(hào)變化太快兩方面的原因。雖然大多數(shù)元件接收端有輸入保護(hù)二極管保護(hù)，但有時(shí)這些過(guò)沖電平會(huì)遠(yuǎn)遠(yuǎn)超過(guò)元件電源電壓范圍，損壞元器件。

5.5 串?dāng)_
　　
　　串?dāng)_表現(xiàn)為在一根信號(hào)線上有信號(hào)通過(guò)時(shí)，在PCB板上與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的信號(hào)，我們稱之為串?dāng)_。
　　
　　信號(hào)線距離地線越近，線間距越大，產(chǎn)生的串?dāng)_信號(hào)越小。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。因此解串?dāng)_的方法是移開(kāi)發(fā)生串?dāng)_的信號(hào)或屏蔽被嚴(yán)重干擾的信號(hào)。

5.6 電磁輻射
　　
　　EMI(Electro-Magnetic Interference)即電磁干擾，產(chǎn)生的問(wèn)題包含過(guò)量的電磁輻射及對(duì)電磁輻射的敏感性兩方面。EMI表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時(shí)，會(huì)對(duì)周圍環(huán)境輻射電磁波，從而干擾周圍環(huán)境中電子設(shè)備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線不合理。目前已有進(jìn)行 EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數(shù)和邊界條件設(shè)置又很困難，這將直接影響仿真結(jié)果的準(zhǔn)確性和實(shí)用性。最通常的做法是將控制EMI的各項(xiàng)設(shè)計(jì)規(guī)則應(yīng)用在設(shè)計(jì)的每一環(huán)節(jié)，實(shí)現(xiàn)在設(shè)計(jì)各環(huán)節(jié)上的規(guī)則驅(qū)動(dòng)和控制。

（六）、避免傳輸線效應(yīng)的方法
　　
　　針對(duì)上述傳輸線問(wèn)題所引入的影響，我們從以下幾方面談?wù)効刂七@些影響的方法。

6.1 嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長(zhǎng)度
　　
　　如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應(yīng)的問(wèn)題?，F(xiàn)在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問(wèn)題。解決這個(gè)問(wèn)題有一些基本原則：如果采用CMOS或TTL電路進(jìn)行設(shè)計(jì)，工作頻率小于10MHz，布線長(zhǎng)度應(yīng)不大于7英寸。工作頻率在50MHz布線長(zhǎng)度應(yīng)不大于1.5英寸。如果工作頻率達(dá)到或超過(guò)75MHz布線長(zhǎng)度應(yīng)在1英寸。對(duì)于GaAs芯片最大的布線長(zhǎng)度應(yīng)為0.3英寸。如果超過(guò)這個(gè)標(biāo)準(zhǔn)，就存在傳輸線的問(wèn)題。

6.2 合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu)
　　
　　解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。走線的拓?fù)浣Y(jié)構(gòu)是指一根網(wǎng)線的布線順序及布線結(jié)構(gòu)。當(dāng)使用高速邏輯器件時(shí)，除非走線分支長(zhǎng)度保持很短，否則邊沿快速變化的信號(hào)將被信號(hào)主干走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain)布線和星形(Star)分布。
　　
　　對(duì)于菊花鏈布線，布線從驅(qū)動(dòng)端開(kāi)始，依次到達(dá)各接收端。如果使用串聯(lián)電阻來(lái)改變信號(hào)特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實(shí)際設(shè)計(jì)中，我們是使菊花鏈布線中分支長(zhǎng)度盡可能短，安全的長(zhǎng)度值應(yīng)該是：Stub Delay <= Trt *0.1.
　　
　　例如，高速TTL電路中的分支端長(zhǎng)度應(yīng)小于1.5英寸。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但是這種走線結(jié)構(gòu)使得在不同的信號(hào)接收端信號(hào)的接收是不同步的。
　　
　　星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號(hào)的不同步問(wèn)題，但在密度很高的PCB板上手工完成布線十分困難。采用自動(dòng)布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過(guò)手工計(jì)算，也可通過(guò)CAD工具計(jì)算出特征阻抗值和終端匹配電阻值。　

　　在上面的兩個(gè)例子中使用了簡(jiǎn)單的終端電阻，實(shí)際中可選擇使用更復(fù)雜的匹配終端。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但只能使用于信號(hào)工作比較穩(wěn)定的情況。這種方式最適合于對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。其缺點(diǎn)是RC匹配終端中的電容可能影響信號(hào)的形狀和傳播速度。
　　
　　串聯(lián)電阻匹配終端不會(huì)產(chǎn)生額外的功率消耗，但會(huì)減慢信號(hào)的傳輸。這種方式用于時(shí)間延遲影響不大的總線驅(qū)動(dòng)電路?！　?/P>

　　串聯(lián)電阻匹配終端的優(yōu)勢(shì)還在于可以減少板上器件的使用數(shù)量和連線密度。
　　
　　最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優(yōu)點(diǎn)是不會(huì)拉低信號(hào)，并且可以很好的避免噪聲。典型的用于TTL輸入信號(hào)(ACT, HCT, FAST)。
　　
　　此外，對(duì)于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常SMD表面貼裝電阻比通孔元件具有較低的電感，所以SMD封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。
　　
　　垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發(fā)到空氣中。但較長(zhǎng)的垂直安裝會(huì)增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過(guò)熱的電阻會(huì)出現(xiàn)漂移，在最壞的情況下電阻成為開(kāi)路，造成PCB走線終結(jié)匹配失效，成為潛在的失敗因素。

6.3 抑止電磁干擾的方法
　　
　　很好地解決信號(hào)完整性問(wèn)題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對(duì)復(fù)雜的設(shè)計(jì)采用一個(gè)信號(hào)層配一個(gè)地線層是十分有效的方法。此外，使電路板的最外層信號(hào)的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術(shù)"Build-up"設(shè)計(jì)制做PCB來(lái)實(shí)現(xiàn)。表面積層通過(guò)在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的組合來(lái)實(shí)現(xiàn) ，電阻和電容可埋在表層下，單位面積上的走線密度會(huì)增加近一倍，因而可降低 PCB的體積。PCB 面積的縮小對(duì)走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長(zhǎng)度，而電磁輻射近似正比于電流回路的面積；同時(shí)小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長(zhǎng)度下降，從而電流回路減小，提高電磁兼容特性。

6.4 其它可采用技術(shù)
　　
　　為減小集成電路芯片電源上的電壓瞬時(shí)過(guò)沖，應(yīng)該為集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。
　　
　　當(dāng)去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時(shí)，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。
　　
　　任何高速和高功耗的器件應(yīng)盡量放置在一起以減少電源電壓瞬時(shí)過(guò)沖。
　　
　　如果沒(méi)有電源層，那么長(zhǎng)的電源連線會(huì)在信號(hào)和回路間形成環(huán)路，成為輻射源和易感應(yīng)電路。
　　
　　走線構(gòu)成一個(gè)不穿過(guò)同一網(wǎng)線或其它走線的環(huán)路的情況稱為開(kāi)環(huán)。如果環(huán)路穿過(guò)同一網(wǎng)線其它走線則構(gòu)成閉環(huán)。兩種情況都會(huì)形成天線效應(yīng)(線天線和環(huán)形天線)。天線對(duì)外產(chǎn)生EMI輻射，同時(shí)自身也是敏感電路。閉環(huán)是一個(gè)必須考慮的問(wèn)題，因?yàn)樗a(chǎn)生的輻射與閉環(huán)面積近似成正比。

　　結(jié)束語(yǔ)
　
　　高速電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過(guò)程，ZUKEN公司的高速電路布線算法(Route Editor)和EMC/EMI分析軟件(INCASES,Hot-Stage)應(yīng)用于分析和發(fā)現(xiàn)問(wèn)題。本文所闡述的方法就是專門針對(duì)解決這些高速電路設(shè)計(jì)問(wèn)題的。此外，在進(jìn)行高速電路設(shè)計(jì)時(shí)有多個(gè)因素需要加以考慮，這些因素有時(shí)互相對(duì)立。如高速器件布局時(shí)位置靠近，雖可以減少延時(shí)，但可能產(chǎn)生串?dāng)_和顯著的熱效應(yīng)。因此在設(shè)計(jì)中，需權(quán)衡各因素，做出全面的折衷考慮；既滿足設(shè)計(jì)要求，又降低設(shè)計(jì)復(fù)雜度。高速PCB設(shè)計(jì)手段的采用構(gòu)成了設(shè)計(jì)過(guò)程的可控性，只有可控的，才是可靠的，也才能是成功的！