高速電路設(shè)計(jì)，工程師需要掌握哪些知識(shí)技能呢？下面以具體的七個(gè)技術(shù)面，為大家詳細(xì)敘述一一解答：

01

電源布局布線相關(guān)

數(shù)字電路很多時(shí)候需要的電流是不連續(xù)的，所以對(duì)一些高速器件就會(huì)產(chǎn)生浪涌電流。如果電源走線很長(zhǎng)，則由于浪涌電流的存在進(jìn)而會(huì)導(dǎo)致高頻噪聲，而此高頻噪聲會(huì)引入到其他信號(hào)中去。而在高速電路中必然會(huì)存在寄生電感和寄生電阻以及寄生電容，因此該高頻噪聲最終會(huì)耦合到其他電路當(dāng)中，而由于寄生電感的存在也會(huì)導(dǎo)致走線可以承受的最大浪涌電流的能力下降，進(jìn)而導(dǎo)致有部分壓降，有可能會(huì)使電路失能。所以在數(shù)字器件前面加上旁路電容就顯得尤為重要。電容越大，其在傳輸能量上是受限于傳輸速率的，所以一般會(huì)結(jié)合一個(gè)大電容和一個(gè)小電容一起，來(lái)滿足全頻率范圍內(nèi)。

避免熱點(diǎn)產(chǎn)生：信號(hào)過(guò)孔會(huì)在電源層和底層產(chǎn)生voids。所以不合理的放置過(guò)孔很有可能會(huì)使電源或者地平面某些區(qū)域的電流密度增加。而這些電流密度增加的地方我們稱之為熱點(diǎn)。

所以，我們?cè)谠O(shè)置過(guò)孔的時(shí)候要極力避免這種情況發(fā)生，以免平面被割裂，最終導(dǎo)致EMC的問(wèn)題產(chǎn)生。通常最好的避免熱點(diǎn)的辦法就是網(wǎng)狀式的放置過(guò)孔，如此電流密度均勻，同時(shí)平面不會(huì)隔離，回流路徑就不會(huì)過(guò)長(zhǎng)，也就不會(huì)產(chǎn)生EMC的問(wèn)題。

02

走線的彎曲方式

在布高速信號(hào)線時(shí)，信號(hào)線應(yīng)盡量避免彎曲。如果不得不彎曲走線，則不要銳角或者直角走線，而是應(yīng)該用鈍角走線。

在布高速信號(hào)線時(shí)，我們經(jīng)常通過(guò)走蛇形線來(lái)實(shí)現(xiàn)等長(zhǎng)，同樣的蛇形線也其實(shí)一種走線的彎曲。線寬，間距，以及彎曲方式都應(yīng)該做合理的選擇，間距應(yīng)滿足4W/1.5W規(guī)則的。

03

信號(hào)的接近度

高速信號(hào)線之間如果距離太近，很容易產(chǎn)生串?dāng)_。有些時(shí)候，因?yàn)椴季?、板框尺寸等原因，?dǎo)致我們?cè)诓几咚傩盘?hào)線之間的距離超過(guò)了我們的最低要求距離，那我們只能在靠近其瓶頸的地方盡量加大高速信號(hào)線之間的距離。其實(shí)如果空間足夠容許，則盡量加大兩高速信號(hào)線之間的距離。

04

走線stubs

長(zhǎng)的stub線就相當(dāng)于一個(gè)天線，處理不當(dāng)會(huì)產(chǎn)生很嚴(yán)重的EMC的問(wèn)題。同時(shí)stub線也會(huì)造成反射，降低信號(hào)的完整度。通常在高速信號(hào)線上面添加上拉或者下拉電阻的時(shí)候，會(huì)最容易產(chǎn)生stub線，而一般處理stub線的將走線可以菊花走線。根據(jù)經(jīng)驗(yàn)可知，如果stub線的長(zhǎng)度大于1/10波長(zhǎng)就可以當(dāng)做一個(gè)天線了，此時(shí)就會(huì)成為一個(gè)問(wèn)題。

05

阻抗不連續(xù)

走線的阻抗值一般取決于其線寬以及該走線與參考平面之間的距離。走線越寬，其阻抗越小。而在一些接口端子有器件的焊盤，其原理同樣適用。當(dāng)一個(gè)接口端子的焊盤和一根高速信號(hào)線連接時(shí)，如果此時(shí)焊盤特別大，而高速信號(hào)線特別窄，大焊盤則阻抗小，而窄的走線必然是大阻抗，在這種情況下就會(huì)出現(xiàn)阻抗不連續(xù)，阻抗不連續(xù)就會(huì)產(chǎn)生信號(hào)反射。所以一般為了解決這個(gè)問(wèn)題，都是在接口端子或者器件的大焊盤下面放置一個(gè)禁布銅皮,同時(shí)在另外一層放置該焊盤的參考平面，進(jìn)而加大阻抗，使阻抗連續(xù)。

過(guò)孔是另外一種會(huì)產(chǎn)生阻抗不連續(xù)的源頭。為了最小化這種效應(yīng)，在內(nèi)層和過(guò)孔連接的不需要的銅皮應(yīng)該去除。而這樣的操作其實(shí)可以在設(shè)計(jì)的時(shí)候通過(guò)CAD工具來(lái)消除或者聯(lián)系溝通PCB加工產(chǎn)假來(lái)消除不需要的銅皮，保證阻抗的連續(xù)性。

06

差分信號(hào)

高速差分信號(hào)線我們必須保證等寬、等間距來(lái)實(shí)現(xiàn)特定的差分阻抗值。所以在布差分信號(hào)線的時(shí)候盡量保證對(duì)稱。

在差分線對(duì)內(nèi)禁止布置過(guò)孔或者元器件，如果在差分線對(duì)內(nèi)放置了過(guò)孔或者器件會(huì)產(chǎn)生EMC問(wèn)題同時(shí)也會(huì)導(dǎo)致阻抗不連續(xù)。

有時(shí)候，一些高速差分信號(hào)線需要串接耦合電容。該耦合電容同樣需要對(duì)稱布置，同時(shí)該耦合電容的封裝不能過(guò)大，推薦使用0402,0603也可以接受，0805以上的電容或者并排電容最好不要使用。

通常，過(guò)孔會(huì)產(chǎn)生巨大的阻抗不連續(xù)，所以對(duì)于高速差分信號(hào)線對(duì)則盡量減少過(guò)孔，如果要使用過(guò)孔則對(duì)稱布置。

07

等長(zhǎng)

在一些高速信號(hào)接口，一般如總線等需要考慮幾個(gè)信號(hào)線之間的到達(dá)時(shí)間以及時(shí)滯誤差。例如，在一組高速平行總線中的所以數(shù)據(jù)信號(hào)線其到達(dá)時(shí)間，必須保證在一定的時(shí)滯誤差以內(nèi)，從來(lái)來(lái)保證其建立時(shí)間和保持時(shí)間的一致性。為了滿足這一需求，我們必須要考慮等長(zhǎng)。

而高速差分信號(hào)線對(duì)兩信號(hào)線必須保證嚴(yán)格的時(shí)滯，否則很有可能通訊失敗。故為了滿足這一要求，可以通過(guò)蛇形線來(lái)實(shí)現(xiàn)等長(zhǎng)，進(jìn)而滿足時(shí)滯要求。

蛇形線一般應(yīng)該布置在失長(zhǎng)的源頭處，而不是遠(yuǎn)端。在源頭處才能保證差分線的正負(fù)端的信號(hào)在大部分時(shí)間內(nèi)都是同步傳輸?shù)摹?/p>

走線彎曲處是產(chǎn)生失長(zhǎng)的源頭之一。對(duì)于走線彎曲處，其實(shí)現(xiàn)等長(zhǎng)的應(yīng)靠近彎曲處(<=15mm)

如果有兩個(gè)走線彎曲，且兩者之間的距離<15mm，故此時(shí)兩者的失長(zhǎng)會(huì)互相補(bǔ)償，故此時(shí)不用再做等長(zhǎng)處理。

對(duì)于不同部分的高速差分信號(hào)線，應(yīng)分別獨(dú)立等長(zhǎng)。過(guò)孔，串接耦合電容以及接口端子都會(huì)是高速差分信號(hào)線分成兩部分，所以這個(gè)時(shí)候要特別注意。一定要分別等長(zhǎng)。因?yàn)楹芏?a href="http://www.www27dydycom.cn/v/tag/1053/" target="_blank">EDA軟件在DRC的時(shí)候都只關(guān)注整個(gè)走線是否失長(zhǎng)。

對(duì)于如LVDS顯示器件等接口，會(huì)同時(shí)存在數(shù)對(duì)差分對(duì)，且差分對(duì)之間的時(shí)序要求一般都會(huì)特別嚴(yán)格，時(shí)滯要求特別小，所以，對(duì)于此類差分信號(hào)對(duì)我們要求一般在同一平面內(nèi)進(jìn)行補(bǔ)償。因?yàn)椴煌瑢拥男盘?hào)傳輸速度是不同的。

有些EDA軟件在計(jì)算走線長(zhǎng)度時(shí)，會(huì)將焊盤內(nèi)部的走線也會(huì)計(jì)算在長(zhǎng)度之內(nèi)，如果此時(shí)進(jìn)行長(zhǎng)度補(bǔ)償，最終實(shí)際結(jié)果會(huì)失長(zhǎng)。所以此時(shí)要特別注意，在使用一些EDA的軟件的時(shí)候。

在任何時(shí)候，如果可以就一定選擇對(duì)稱出線進(jìn)而避免需要最終為了等長(zhǎng)而進(jìn)行蛇形走線。

如果空間容許，盡量在短的差分線源頭處加一個(gè)小的回環(huán)來(lái)實(shí)現(xiàn)補(bǔ)償，而不是通過(guò)蛇形線來(lái)補(bǔ)償。

審核編輯 ：李倩

?