摘要：介紹了一種適用于主被動復(fù)合制導(dǎo)實(shí)時(shí)信號處理的多處理器并行處理系統(tǒng)。論述了實(shí)際系統(tǒng)中信號處理器的軟硬件結(jié)構(gòu)和實(shí)現(xiàn)，針對主被動復(fù)合制導(dǎo)信息處理算法的特點(diǎn)和要求，充分利用了TMS320C6202芯片的軟硬件資源，如DMA、中斷、多通道串口、擴(kuò)展總線等。經(jīng)過外場試驗(yàn)表明，該處理機(jī)能朗好地完成主被動復(fù)合制導(dǎo)的處理任務(wù)，實(shí)現(xiàn)預(yù)定目標(biāo)。

在現(xiàn)代戰(zhàn)爭中，隨著戰(zhàn)場環(huán)境的日益復(fù)雜化，單一制導(dǎo)方式已經(jīng)不能很好地滿足在復(fù)雜戰(zhàn)場環(huán)境下具有良好的戰(zhàn)術(shù)性能的要求。單純采用主動或單純采用被動制導(dǎo)都存在一定的總是，已經(jīng)不適應(yīng)現(xiàn)實(shí)的需求。主動跟蹤適用范圍廣、信息量大，但一旦受到復(fù)雜電子系統(tǒng)的干擾，其工作性能將受到影響，甚至完全失去工作能力；而被動制導(dǎo)的角通道精度較高，但缺乏距離分量。因此采用主被動復(fù)合制導(dǎo)可以彌補(bǔ)單一制導(dǎo)技術(shù)的缺陷，發(fā)揮各自的優(yōu)點(diǎn)，通過信息的綜合利用使整個(gè)系統(tǒng)在性能上取得互補(bǔ)，從而提高系統(tǒng)總的性能指標(biāo)。

在主被動復(fù)合制導(dǎo)中，背景復(fù)雜、目標(biāo)較我，為了有效地從復(fù)雜背景中檢測和跟蹤目標(biāo)，必須采用羅復(fù)雜的算法；為了滿足復(fù)雜算法的實(shí)時(shí)性要求，需要選用一款高速的DSP芯片進(jìn)行系統(tǒng)設(shè)計(jì)。目前TI公司的高速定點(diǎn)DSP芯片中，速度最快的是TMS320C64X系列，但TMS320C64X系列現(xiàn)在只有商業(yè)級芯片，不能滿足制導(dǎo)信號處理的環(huán)境，因此選用TMS320C6202，它最高能工作在250MHz的主頻下，峰值處理速度可以達(dá)到2000MIPS。

1 處理機(jī)功能及結(jié)構(gòu)

處理機(jī)功能如下：

根據(jù)上位機(jī)提供的目標(biāo)距離、角度預(yù)定信息，對指定區(qū)域進(jìn)行搜索。

能從多目標(biāo)環(huán)境中分選識別多個(gè)目標(biāo)。

能對目標(biāo)的角度、距離進(jìn)行跟蹤并具有抗干擾功能。

處理機(jī)的總體結(jié)構(gòu)如圖1所示。

整個(gè)信號處理器由兩塊信號處理板和一塊電源板組成，分別完成主動通道的信號處理及主被動的數(shù)據(jù)融合、被動通道的信號處理主整個(gè)系統(tǒng)的電源轉(zhuǎn)換和產(chǎn)生。兩塊信號處理板之間通過同步串口通訊。另外，主動信號處理板產(chǎn)生的時(shí)鐘和定時(shí)信號通過軟線提供給被動信號處理板。

2 系統(tǒng)的硬件和軟件設(shè)計(jì)

2.1 信息處理系統(tǒng)原理框圖

信號處理機(jī)原理框圖如圖2所示。主要工作通道有兩個(gè)：主動通道和被動通道。主動通道完成波門內(nèi)的目標(biāo)檢測，被動通道則在全程上完成干擾檢測。然后對主、被動通道檢測到的信息進(jìn)行融合，再對目標(biāo)進(jìn)行跟蹤。

2.2 信息處理系統(tǒng)硬件組成

2.2.1 主動信號處理板

主動信號處理板主要完成雷達(dá)回波信號的數(shù)據(jù)采集、目標(biāo)的搜索跟蹤、主被動的數(shù)據(jù)融合以及各種定時(shí)信號的產(chǎn)生。主動信號處理板的結(jié)構(gòu)如圖3所示。

主動信號處理板采用兩片TMS320C6202，在圖中標(biāo)準(zhǔn)為DSP0和DSP1。兩片DSP的周邊除了最小系統(tǒng)所必需的時(shí)鐘、復(fù)位電路、調(diào)試JTAG口外，還外掛了SBSRAM以提高系統(tǒng)的存儲容易，另外還有用來固化系統(tǒng)運(yùn)行程序的引導(dǎo)FLASH。DSP1主要完成數(shù)據(jù)要集預(yù)處理任務(wù)，所以它的擴(kuò)展總線上連接了六片同步FIFO，用來存儲A/D采樣后的雷達(dá)回波數(shù)據(jù)；DSP0則主要完成數(shù)據(jù)融合和控制的任務(wù)，故其EMIF總線上連接了低速A/D、低速D/A、異步串口，用來接收和輸出天線角度信息及控制信號。兩片DSP之間則通過64KB的高速雙口RAM和McBSP交換數(shù)據(jù)信息。雙口RAM的采用是考慮到它具有兩套數(shù)據(jù)和地址總線，非常適合作為系統(tǒng)之間的接口存儲器?？偟膩碚f，這種設(shè)計(jì)可以減小單個(gè)DSP信號處理負(fù)擔(dān)，同時(shí)使得整個(gè)系統(tǒng)擁有一定的處理裕量。

TMS320C6202的EMIF總線上需要訪問很多器件，其中一些器件的信號電平和TMS320C6202并不匹配，再加上不同速度器件的混合訪問，所以在實(shí)際系統(tǒng)中需要考慮如何分配EMIF存儲空間以及加入適當(dāng)?shù)木彌_隔離的問題。這里以DSP0的外部存儲器接口設(shè)計(jì)為例進(jìn)行說明。參見圖4。

TMS320C6202整個(gè)EMIF外部空間最大容易為64MB，處理器內(nèi)部將它分成四個(gè)子空間，并對每個(gè)子空間提供獨(dú)立的選通信號，也就是圖4中標(biāo)注的CE0～CE3。

當(dāng)處理器設(shè)置為ROM引導(dǎo)時(shí)，上電后首先從CE1空間讀取64KB數(shù)據(jù)到地址0處，然后程序從地址0處開始執(zhí)行，所以引導(dǎo)FLASH必須配置在CE1地址空間。EPM7128的選通信號則通過高位地址譯碼獲得。

圖3

    對于CE2空間，通過EPLD地址譯驪將該空間進(jìn)一步細(xì)化，分配給三個(gè)低速器件。

這樣分配地址空間是基于如下一些考慮：

（1）由于TMS320C6202只能對每個(gè)地址空間統(tǒng)一地設(shè)置訪問器件類型和訪問時(shí)序，所以設(shè)計(jì)時(shí)盡可能將訪問速度相近的器件放置在同一個(gè)地址空間，如低速A/D、低速D/A以及導(dǎo)步串口都分配在CE2空間，這樣有利用EMIF寄存器的設(shè)計(jì)。

（2）訪問速度較高的器件在PCB布局時(shí)應(yīng)當(dāng)盡量靠DSP，緩沖級數(shù)要少，以減小總線延遲，提高訪問速度。

（3）對于SBSRAM或SDRAM，由于訪問的時(shí)鐘頻率較高，應(yīng)當(dāng)直接掛在TMS320C6202的EMIF總線上。

圖4中加入了隔離電路，主要是基于如下考慮：

（1）TMS320C6202本身輸出信號帶負(fù)載的能力不是很強(qiáng)，增加緩沖隔離電路可以提高信號的驅(qū)動能力。

（2）緩沖驅(qū)動芯片在未選通時(shí)輸入輸出均處于高阻狀態(tài)，且其輸入容性負(fù)載也很小，只有幾pF，所以可以用來隔離器件，避免由于大的容性負(fù)載而造成的上沖、下沖、信號上升下降沿變緩等信號完整性問題。

（3）采用的緩沖芯片的輸出管腳在片內(nèi)都串接有一個(gè)小電阻，用作源端匹配電阻，用以吸引信號反射能量，從而可以改善輸出信號質(zhì)量。

圖4

    （4）由于低速A/D芯片的輸出信號電平和TMS320C6202的信號電平不匹配，而緩沖隔離芯片可以兼容二者，所以需要加入緩沖隔離。

（5）由于TMS320C6202為BGA封裝，在PCB布局布線時(shí)其周邊的布局空間是有限的，加入緩沖隔離可以延長信號傳輸距離，從而增大PCB布局的自由度。

當(dāng)然，加入緩沖隔離后肯定會引起信號的傳輸延遲，從而降低訪問器件的速度，所以牽涉到高速器件時(shí)必須充分考慮這一點(diǎn)。

另外，設(shè)計(jì)中采用兩片EPLD（EPM7128AETI100-7和EPM7256144-7），主要完成定時(shí)信號、片選信號和控制信號的產(chǎn)生，這樣有利于系統(tǒng)的升級和二次開發(fā)。

2.2.2 被動信號處理板

被動處理板結(jié)構(gòu)如圖5所示。可以看出是被動信號處理板和主動信號處理板的板型基本相同，只是由于被動信號處理板的處理量相對主動信號處理板較少，故只采用一片TMS320C6202。為了實(shí)現(xiàn)主、被動信號處理板的同步，將主動信號處理板的時(shí)鐘信號、定時(shí)同步信號引出并提供給了被動信號處理板。

TMS320C6202的多通道串口為同步串口，由于具有很強(qiáng)的可編程性，如時(shí)鐘、幀同步和時(shí)鐘源都是可以軟件設(shè)置的，因此實(shí)現(xiàn)起來非常簡單，最多只需要7根信號線就可以了。所以通過它實(shí)現(xiàn)主、被動信號處理板之間少量的數(shù)據(jù)交換非常方便。

2.2.3 電源板

整個(gè)系統(tǒng)所需要的電源品種較多，有數(shù)字3.3V、1.8V、5V和模擬的+/-5V、+/-15V。其中3.3V、1.8電源的功耗較大，整個(gè)系統(tǒng)功耗在18W左右。設(shè)計(jì)中，為了避免數(shù)字信號和模擬信號的相互干擾，數(shù)字電源和模擬電源分別產(chǎn)生。

2.2.4 設(shè)計(jì)難點(diǎn)

信號處理板設(shè)計(jì)的難點(diǎn)主要是高頻率數(shù)字電路設(shè)計(jì)和模/數(shù)電路的混合設(shè)計(jì)。

    由于TMS320C6202工作在250MHz的主頻下，其外部存儲設(shè)備也工作在很高的時(shí)鐘頻率下，因此PCB布局布線時(shí)需要考慮信號的完整性問題。在實(shí)際設(shè)計(jì)過程當(dāng)中，通過選擇合適的總線拓?fù)浣Y(jié)構(gòu)、合理的疊層結(jié)構(gòu)，對高速數(shù)字信號線在仿真的基礎(chǔ)上加入適當(dāng)?shù)亩私酉盘柗瓷鋯栴}，較好地解決了信號的完整性問題。

由于信號處理板上模擬器件和數(shù)字器件共享，并且模擬部分的信號電平也存在較大差別，如低速A/D轉(zhuǎn)換器的輸入信號在±10V之間，而高速A/D轉(zhuǎn)換器的模擬輸入信號只有幾百mV，所以設(shè)計(jì)當(dāng)中一方面應(yīng)充分考慮數(shù)字電路對模擬電路的干擾問題。在實(shí)際系統(tǒng)中，采取器件隔離、元器件合理布局、電源濾波等方法，例如在運(yùn)放和ADC的電源端，采用串接鐵氧體磁芯來獲得較好的濾波效果，模擬地、數(shù)字地僅在電源入口處一點(diǎn)連接，最終比較好地解決了噪聲串?dāng)_問題，A/D轉(zhuǎn)換器的精度均達(dá)到系統(tǒng)要求。

2.3 信息處理系統(tǒng)軟件設(shè)計(jì)

整個(gè)處理機(jī)需要編寫軟件的是三個(gè)EPLD和三個(gè)DSP。EPLD完成各種時(shí)序的產(chǎn)生和控制以及一些簡單的地址譯碼，編寫不是很復(fù)雜；軟件設(shè)計(jì)的重點(diǎn)是三個(gè)DSP的功能分配和軟件的編寫。

整個(gè)信號處理機(jī)的DSP處理流程如圖6所示。根據(jù)信號處理機(jī)的硬件結(jié)構(gòu)和計(jì)算量的大小，將各個(gè)DSP的功能和流程分配如下：

（1）主動板DSP1

·利用DM將高速A/D轉(zhuǎn)換器采集的數(shù)據(jù)從FIFO讀到片內(nèi)。利用DMA傳數(shù)有兩個(gè)原因：①高速A/D的FIFO連在TMS320C6202的擴(kuò)展總線（XBUS）上，擴(kuò)展總線工作在I/O口工作方式，只有DMA能訪問，CPU不能進(jìn)行讀寫；②利用DMA可以將傳數(shù)和數(shù)據(jù)處理并行起來，充分利用DSP的處理能力。

·對讀入的數(shù)據(jù)進(jìn)行非相參積累和恒虛警檢測。

·提取跟蹤波門的面積中心和角誤差信息。

·將檢測到的信息通過雙口RAM送到DSP0。

（2）主動板DSP0

·從雙口RAM接收DSP1的檢測結(jié)果。

·對DSP1的檢測結(jié)果進(jìn)行二次檢測。

·根據(jù)二次檢測結(jié)果控制導(dǎo)引頭狀態(tài)的切換。

·通過低速A/D轉(zhuǎn)換器獲得天線的角度和速度，通過低速A/D轉(zhuǎn)換器控制天線的角度或速度。

·通過多通道串口（MCBSP）接收被動通道的檢測信息，完成主被動信息融合。

·通過異步串口和上位機(jī)進(jìn)行通訊：傳送導(dǎo)師引頭狀態(tài)或連接上位機(jī)命令。

    （3）被動板DSP

·利用DMA讀取高速A/D采樣數(shù)據(jù)。

·對采樣數(shù)據(jù)進(jìn)行檢測。

·將檢測結(jié)果通過MCBSP送給主動板DSP0。

DSP的軟件開發(fā)一般分為三個(gè)階段：（1）編寫C代碼；（2）如果不滿足實(shí)時(shí)性要求，則要優(yōu)化C代碼；（3）若仍不滿足實(shí)時(shí)性要求，則要對關(guān)鍵性代碼用線性匯編改寫。對于本文所設(shè)計(jì)的信號處理機(jī)，由于利用了三個(gè)高速的DSP芯片并行處理，再加上對C程序進(jìn)行了人工優(yōu)化和TI提供的C編譯器具有的良好的編譯性能，整個(gè)程序都是利用C代碼實(shí)現(xiàn)，完全能夠滿足信號處理實(shí)時(shí)性的要求。

本文設(shè)計(jì)的以TMS320C6202為核心處理器的信號處理機(jī)已應(yīng)用于某導(dǎo)引頭的原理樣機(jī)，并經(jīng)過外場試驗(yàn)，性能指標(biāo)滿足了系統(tǒng)各方面的要求，效果理想。