10月20日，Altera SOPC World 2008深圳站開幕，來自珠三角地區(qū)的近500位工程師參加了這一探討“高性能與低功耗設計”的技術盛宴，由于參加人數眾多，現(xiàn)場一度發(fā)生擁堵現(xiàn)象。本次大會上，Altera不但搶先披露了將今年年底提供工程樣片的新的40-nm Stratix IV FPGA一些細節(jié)，更和合作伙伴一起發(fā)布了有關利用FPGA實現(xiàn)高性能與低功耗設計的方案，并探討了Cyclone III FPGA和MAX IIZ CPLD一些最新應用，大會傳達了這樣的信息：在FPGA領域，高性能和低功耗是可以實現(xiàn)魚和熊掌兼得的。

FPGA與全球金融危機中的本土公司發(fā)展

“在這次席卷全球的金融風暴中，中國不可能獨善其身，面對金融風暴，本土制造企業(yè)要做的利用核心知識產權來創(chuàng)新?！盇ltera中國區(qū)銷售經理鐘屹在致辭中指出，“我們本土企業(yè)中華為、中興和邁瑞是三家利用獨有知識產權創(chuàng)新的典范，本土企業(yè)可以利用這次機會，在逆境中前進。”

具體到企業(yè)的運營，他指出本土企業(yè)首先要做的就是首先是要用最小的成本實現(xiàn)最大的收益，另外就是要了解如何提升企業(yè)的生產率，如何去實現(xiàn)創(chuàng)新。而這三點又恰恰和FPGA有關，他強調Altera為助力本土企業(yè)實現(xiàn)上述目標提供了所需的高中低所有產品，12月Altera 40nm Stratix IV將面市，會給客戶帶來更多創(chuàng)新的功能和設計。

做為本土創(chuàng)新的典范之一，中興通訊天線研究院BBU研發(fā)中心算法部部長張睿結合中興通訊的實際介紹了自主知識創(chuàng)新的體會和對未來技術演進的預測，他指出，“中興在標準和專利領域非?；钴S，目前專利申請總數14800余項，90％以上為發(fā)明專利申請，國際專利申請超過1100項，此外中興還加入50多個國際標準化組織，牽頭、參與制定的國家、行業(yè)標準和企業(yè)標準900多項，參與率90％！”

他強調，目前電信運營商最關注如何降低總擁有成TCO(total cost of ownership)，要滿足運營商這些需求，就需要在基站的站點數量、低功耗設計、升級成本、土建成本等方面節(jié)約成本，而落實到基站設計上，就是要實現(xiàn)高集成高效率基站設計。例如GSM從傳統(tǒng)的單密度到雙密度、四密度，多載波進一步提高基站集成度，單機柜從支持6載頻到18、36載頻等。這樣就促使CPU、DSP、FPGA、ASIC放棄原來獨立演進的路線，逐步發(fā)展為互相滲透式的“融合和高集成”式演進，例如DSP向多核發(fā)展，并融合ASIC，而FPGA開始集成軟核和硬核并取代ASIC部分功能，這樣發(fā)展下去，“SoC會終結這個趨勢嗎？?！彼岢隽诉@樣的問題。

什么樣的FPGA可以成為SoC終結者嗎？

就像要回答他的疑問，Altera亞太區(qū)副總裁兼董事***Erhaan Shaikh在題為《多處理技術提高性能、降低功耗》的演講中指出未來電子應用不但需要更有效地電源管理，更需要高性能，為了滿足這個雙重的需要，業(yè)界需要更靈活的技術，而FPGA是理想的解決方案。

移動通信和互聯(lián)網極大地豐富并方便了我們的生活，但是，這樣的便利帶來了是能源的消耗加劇。他舉例說目前一個柴油發(fā)電基站每年需要消耗5238加侖柴油，以每加侖4美元計算，消耗的柴油就超過2萬美元。但是，全球互聯(lián)網帶寬消耗卻是每年在快速增加，迫使需要投入更多的電信設備，現(xiàn)在產業(yè)已經達成共識，就是利用多核體系來應對性能提升需求。Intel CEO曾經勾畫了未來處理器的雛形，它“單個芯片中有數十億個晶體管、可配置電路模塊、所有層次上實現(xiàn)并行、專用低功耗引擎實現(xiàn)實時信號處理、大規(guī)模高速全局可配置存儲器、與現(xiàn)有軟件兼容。。。?！?

Erhaan Shaikh指出現(xiàn)在有一個器件可以吻合這個構想中的處理器，它有“23億個晶體管、700萬可配置邏輯門、所有層次上實現(xiàn)并行、嵌入式DSP實現(xiàn)748GMACS計算性能、超過1000個的I/O管腳實現(xiàn)組內和組之間可以高速連接、可配置片內存儲器高達22Mb，36Tbps帶寬，可以利用標準HDL設計和綜合”，這就是即將面市的Stratix IV EP4SGX530 FPGA!與Intel的Tukwila相比，它真正實現(xiàn)了高性能與低功耗?D?D擁有25億個晶體管的Stratix IV功耗只有10到20瓦！而同等性能的Intel Tukwila功耗達130到170瓦！

Stratix IV 大揭秘：如何兼得高性能與低功耗

Erhaan Shaikh對Stratix IV的描述無疑勾起與會者對其性能的猜想，這到底是一款什么樣的FPGA？Altera南中國區(qū)工程應用經理郭晶和 Altera資深應用工程師花小勇為大家揭開了Stratix IV神秘的面紗。

1、 Stratix IV性能指標揭秘

Stratix IV是密度最大的FPGA，它有高達680K的LE，有高達22.4Mbits的內部RAM

擁有1,360個18 x 18乘法器！它有最大的帶寬，32個收發(fā)器，工作在600Mbps和8.5 Gbps 之間，另外16個收發(fā)器模塊，工作在600Mbps和3.2 Gbps 之間，有320Gbps全雙工貸款以及優(yōu)異的信號完整性?；ㄐ∮轮赋觯骸癆ltera在Stratix IV上實現(xiàn)了收發(fā)器創(chuàng)新，并增強了功能，例如有可配置的第五和第六全雙工通道，通道綁定最多為24個通道，支持SFI-5和HyperTransport3.0協(xié)議，而且收發(fā)器設置、數據速率和洗衣運行時間都是可重新配置的。”

他指出動態(tài)可重新配置不需要額外的軟件開銷并減少線卡開銷，因此可以幫助系統(tǒng)商降低成本。

在收發(fā)器中，jitter和信號完整性是關鍵指標，在Stratix IV中，抖動指標符合PCI Express、CEI-6和SONET/SDH指標，并有余量，并內置預加重和均衡，可驅動6.375Gbps的50英寸FR-4背板。

花小勇特別指出目前只有Altera提供即插即用的信號完整性，當PVT變化時，可以監(jiān)視并優(yōu)化接收均衡。

Stratix IV的另一大特色是提供大量經過預驗證的復雜IP硬核模塊，包括X8、X4、X2、X1 PCI Express2.0規(guī)范兼容內核，集成TL、DLL、PHY/MAC和收發(fā)器等，“這些硬核可以省下40k的邏輯單元，而且因為這些硬核不用編譯，所以可以不考慮時序限制。”他指出。

花小勇指出Stratix IV也有最好的存儲器接口，實現(xiàn)了1067Mbps/533MHz的DDR3智能接口模塊，可以具有PVT自動校準功能。此外，Stratix IV的動態(tài)片內端接可以節(jié)省1瓦的功耗（72I/F），它還有豐富的存儲器帶寬支持416Gbps（333MHz）、463Gbps（400MHz）、556Gbps（533MHz）等新一代應用。

除了有出色的DSP性能以及強大的嵌入式處理器，Stratix IV另一個重要特點是采用了優(yōu)化的機構體系，其自適應邏輯模塊（ALU）可以在更短時間完成邏輯操作?；ㄐ∮轮赋鯢PGA個更關注功效的概念，就是每瓦功率達到的最大性能，單方面追求性能最大化沒有實際意義，利用Altera的可編程功耗技術可以將非關鍵路徑的功耗降低，實現(xiàn)功效最大化。與同類級別的FPGA相比，Stratix IV不但性能出眾，而且功耗降低很多。