?

　　雙倍數(shù)據(jù)速率內(nèi)存(DDR)和DDR同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)在很多計(jì)算和嵌入式應(yīng)用中非常流行。該技術(shù)最初由美國(guó)電子器件工程聯(lián)合委員會(huì)(JEDEC)發(fā)起，從上世紀(jì)90年代末的DDR內(nèi)存規(guī)格逐步發(fā)展，并在2000年到2003年間陸續(xù)發(fā)布多個(gè)版本，最終形成DDR1和DDR SDRAM。

　　從那時(shí)起，采用DDR2、甚至最新的DDR3 SDRAM的新設(shè)計(jì)讓DDR SDRAM技術(shù)黯然失色。DDR內(nèi)存主要以IC或模塊的形式出現(xiàn)。如今，DDR4雛形初現(xiàn)。但是在我們利用這些新技術(shù)前，設(shè)計(jì)人員必須了解如何對(duì)這些新的內(nèi)存系統(tǒng)進(jìn)行供電，以及這些內(nèi)存系統(tǒng)如何與其余的終端產(chǎn)品配合工作。

　　DDR為什么重要?

　　DDR2在面世時(shí)作了一些修訂，從而實(shí)現(xiàn)了更快的時(shí)鐘速度以及超過(guò)400 MHz的性能。隨著行業(yè)的發(fā)展，DDR3可以支持?jǐn)?shù)倍于時(shí)鐘的速率，因此可以滿足提供更高峰值數(shù)據(jù)傳輸速率和更高帶寬(64 bits)的更高性能要求。同時(shí)，諸如緩存預(yù)取以及其他的創(chuàng)新型方法改善了其在動(dòng)態(tài)工作時(shí)的表現(xiàn)。

　　例如，因?yàn)槠涑掷m(xù)數(shù)據(jù)傳輸率可以達(dá)到數(shù)千兆赫茲，因此高性能超大規(guī)模集成(VLSI)處理器只可與DDR3內(nèi)存一起工作，并且低延時(shí)需要系統(tǒng)不斷有數(shù)據(jù)流入。不出所料，與微處理器、FPGA和ASIC芯片一樣，這些存儲(chǔ)系統(tǒng)的供電電源的選型及設(shè)計(jì)變得非常重要。

　　DDR和電源

　　由于DDR3的額定供電電壓為1.5V，DDR2為1.8V，DDR則為2.5V，所以與DDR2模塊相比，DDR3內(nèi)存的功耗有了很明顯的下降，約為30%。1.5V的供電電壓和DDR3 芯片最初采用的90納米制造技術(shù)相得益彰，而最新的DDR3的額定電壓僅為1.35V。

　　隨著生產(chǎn)工藝的改進(jìn)，芯片尺寸下降，電壓也需要在工藝進(jìn)步的同時(shí)進(jìn)行變更。我們發(fā)現(xiàn)，板級(jí)電源正在朝著低電壓、高精度的方向發(fā)展。

　　當(dāng)內(nèi)存穩(wěn)定性成為首要的考量因素時(shí)，根據(jù)JEDEC的規(guī)格，在諸如服務(wù)器或關(guān)鍵設(shè)備的應(yīng)用中，1.575V的最大推薦電壓應(yīng)視為絕對(duì)的最大值。此外，JEDEC還規(guī)定，內(nèi)存模塊在導(dǎo)致永久性損壞前必須可以承受高達(dá)1.975V的電壓，即使這些模塊無(wú)需在這一電壓水平下正常工作。

　　工藝尺寸的下降決定了所需電源軌的物理特性、所需的精度和準(zhǔn)確度以及分辨率。內(nèi)存常常伴有密度問(wèn)題，DDR也不例外。

　　快速瀏覽廠商的數(shù)據(jù)手冊(cè)后可以發(fā)現(xiàn)，如今電源軌的精度需小于0.075V，而且在即將面市的DDR4中，在全溫度范圍內(nèi)，電源的精度將會(huì)小于0.05V。

　　最近，一個(gè)連接微處理器和內(nèi)存系統(tǒng)的內(nèi)存方案要求頻率-功率調(diào)整功能，簡(jiǎn)而言之，是指要求電壓根據(jù)工作頻率的差異不斷變化。從內(nèi)存供應(yīng)商的數(shù)據(jù)手冊(cè)可以看到，VDD和VDDQ的電壓差必須始終在300mV內(nèi)，VREF則不能超過(guò)0.6×VDDQ。

　　內(nèi)存本身并未進(jìn)行大量操作。當(dāng)內(nèi)存連接到與其相連的系統(tǒng)的其他部件時(shí)，電源系統(tǒng)的復(fù)雜性有所增加，以優(yōu)化和保護(hù)系統(tǒng)。這樣的目的是確?？煽啃圆p少功耗，并消除系統(tǒng)中的造成潛在電路和閂鎖效應(yīng)的因素。

　　如果系統(tǒng)僅由DDR內(nèi)存構(gòu)成，考慮其供電電源設(shè)計(jì)，要求多時(shí)序控制、高精度的電源已保證系統(tǒng)正常工作，這給電源設(shè)計(jì)帶來(lái)了挑戰(zhàn)。隨著工藝尺寸的下降，開發(fā)出更具優(yōu)勢(shì)的新技術(shù)，而不是重新設(shè)計(jì)電源硬件，從而提高重復(fù)使用率，縮短設(shè)計(jì)時(shí)間，這必定會(huì)大有裨益。

　　隨著內(nèi)存及其連接的所有VLSI器件(包括處理器)復(fù)雜度的提高以及尺寸的下降，電壓也降至系統(tǒng)所需的伏特值。正如最近遇到的一個(gè)現(xiàn)實(shí)的系統(tǒng)需求案例一樣(如圖1所示)，電源系統(tǒng)所面臨的要求日臻復(fù)雜。這個(gè)案例事實(shí)上還是相對(duì)簡(jiǎn)單的電源系統(tǒng)，僅僅5路電源，而現(xiàn)在，10路、20路電源的系統(tǒng)也比比皆是。

?

　　如今，很多處理器往往需要多路供電，所以在使用DDRx內(nèi)存并連接其它VLSI部件時(shí)，針對(duì)開啟/關(guān)閉電源的時(shí)序和延時(shí)功能必不可少。和連接至內(nèi)存的其他器件配合工作時(shí)，內(nèi)存定序、上升下降時(shí)序、電壓精度以及啟動(dòng)和關(guān)閉壓擺率，這些都至關(guān)重要。而且電源與系統(tǒng)的通信已越來(lái)越被人們所關(guān)注。

　　從設(shè)計(jì)概念、產(chǎn)品應(yīng)用在到它的衰退期，如何保證產(chǎn)品能在最短的時(shí)間內(nèi)占有市場(chǎng)，并對(duì)市場(chǎng)反饋?zhàn)鞒黾皶r(shí)的修改成為廠商非常關(guān)注的焦點(diǎn)。事實(shí)上，較之廠商原先預(yù)計(jì)的生命周期，如今內(nèi)存和VLSI器件的變化來(lái)得更快。

　　產(chǎn)品在自身軟件控制下對(duì)電源特性進(jìn)行修改的能力越來(lái)越重要?，F(xiàn)在的問(wèn)題是：當(dāng)數(shù)字軟件工程師對(duì)電源小組提出此類要求時(shí)，有哪些方案可供設(shè)計(jì)人員選擇。要知道軟件工程師習(xí)慣通過(guò)安裝在PC機(jī)上的調(diào)試軟件來(lái)開發(fā)和調(diào)試電源。

　　當(dāng)然，這樣的功能需要通過(guò)可承受的方式進(jìn)行復(fù)制，不僅能集成至產(chǎn)品，而且通常無(wú)需很多時(shí)間進(jìn)行設(shè)計(jì)。這種一站式的設(shè)計(jì)常常需要數(shù)模轉(zhuǎn)換器(DAC)、模數(shù)轉(zhuǎn)換器(ADC)、數(shù)字電位計(jì)、微控制器、精密電阻、電容、脈度調(diào)制(PWM)控制器，以及大量的設(shè)計(jì)時(shí)間。

　　設(shè)計(jì)人員也可以選擇采用一個(gè)復(fù)雜的“系統(tǒng)監(jiān)測(cè)器/電源管理器”。它內(nèi)置部分功能，但仍然需要外接PWM控制器以滿足系統(tǒng)的電源需求。這些部件一般都比較昂貴，而且還必須為那些不需要的功能買單。由于針對(duì)這些開發(fā)工具有一個(gè)學(xué)習(xí)的過(guò)程，所以設(shè)計(jì)時(shí)間會(huì)比較長(zhǎng)。