1、如何選擇 EDA 工具？

目前的 pcb 設(shè)計(jì)軟件中，熱分析都不是強(qiáng)項(xiàng)，所以并不建議選用，其它的功能 1.3.4 可以選擇 PADS或 Cadence 性能價(jià)格比都不錯(cuò)。 PLD 的設(shè)計(jì)的初學(xué)者可以采用 PLD 芯片廠家提供的集成環(huán)境，在做到百萬門以上的設(shè)計(jì)時(shí)可以選用單點(diǎn)工具。

2、請(qǐng)推薦一種適合于高速信號(hào)處理和傳輸?shù)?EDA 軟件。

常規(guī)的電路設(shè)計(jì)，INNOVEDA 的 PADS 就非常不錯(cuò)，且有配合用的仿真軟件，而這類設(shè)計(jì)往往占據(jù)了 70%的應(yīng)用場合。在做高速電路設(shè)計(jì)，模擬和數(shù)字混合電路，采用 Cadence 的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件，當(dāng)然 Mentor 的性能還是非常不錯(cuò)的，特別是它的設(shè)計(jì)流程管理方面應(yīng)該是最為優(yōu)秀的。（大唐電信技術(shù)專家 王升）

3、對(duì) PCB 板各層含義的解釋

Topoverlay ----頂層器件名稱， 也叫 top silkscreen 或者 top component legend， 比如 R1 C5，

IC10.bottomoverlay----同理 multilayer-----如果你設(shè)計(jì)一個(gè) 4 層板，你放置一個(gè) free pad or via， 定義它作為multilay 那么它的 pad 就會(huì)自動(dòng)出現(xiàn)在 4 個(gè)層 上，如果你只定義它是 top layer， 那么它的 pad 就會(huì)只出現(xiàn)在頂層上。

4、2G 以上高頻 PCB 設(shè)計(jì)，走線，排版，應(yīng)重點(diǎn)注意哪些方面？

2G 以上高頻 PCB 屬于射頻電路設(shè)計(jì)，不在高速數(shù)字電路設(shè)計(jì)討論范圍內(nèi)。而 射 頻電路的布局（layout）和布線（routing）應(yīng)該和原理圖一起考慮的，因?yàn)椴季植季€都會(huì)造成分布效應(yīng)。而且，射頻電路設(shè)計(jì)一些無源器件是通過參數(shù)化定義，特殊形狀銅箔實(shí)現(xiàn)，因此要求 EDA 工具能夠提供參數(shù)化器件，能夠編輯特殊形狀銅箔。Mentor 公司的 boardstation 中有專門的 RF 設(shè)計(jì)模塊，能夠滿足這些要求。而且，一般射頻設(shè)計(jì)要求有專門射頻電路分析工具，業(yè)界最著名的是 agilent 的 eesoft，和 Mentor 的工具有很好的接口。

5、2G 以上高頻 PCB 設(shè)計(jì)，微帶的設(shè)計(jì)應(yīng)遵循哪些規(guī)則？

射頻微帶線設(shè)計(jì)，需要用三維場分析工具提取傳輸線參數(shù)。所有的規(guī)則應(yīng)該在這個(gè)場提取工具中規(guī)定。

6、對(duì)于全數(shù)字信號(hào)的 PCB，板上有一個(gè) 80MHz 的鐘源。除了采用絲網(wǎng)（接地）外，為了保證有足夠的驅(qū)動(dòng)能力，還應(yīng)該采用什么樣的電路進(jìn)行保護(hù)？

確保時(shí)鐘的驅(qū)動(dòng)能力，不應(yīng)該通過保護(hù)實(shí)現(xiàn)，一般采用時(shí)鐘驅(qū)動(dòng)芯片。一般擔(dān)心時(shí)鐘驅(qū)動(dòng)能力，是因?yàn)槎鄠€(gè)時(shí)鐘負(fù)載造成。采用時(shí)鐘驅(qū)動(dòng)芯片，將一個(gè)時(shí)鐘信號(hào)變成幾個(gè)，采用點(diǎn)到點(diǎn)的連接。選擇驅(qū)動(dòng)芯片，除了保證與負(fù)載基本匹配，信號(hào)沿滿足要求（一般時(shí)鐘為沿有效信號(hào)），在計(jì)算系統(tǒng)時(shí)序時(shí)，要算上時(shí)鐘在驅(qū)動(dòng)芯片內(nèi)時(shí)延。

7、如果用單獨(dú)的時(shí)鐘信號(hào)板，一般采用什么樣的接口，來保證時(shí)鐘信號(hào)的傳輸受到的影響小？

時(shí)鐘信號(hào)越短，傳輸線效應(yīng)越小。采用單獨(dú)的時(shí)鐘信號(hào)板，會(huì)增加信號(hào)布線長度。而且單板的接地供電也是問題。如果要長距離傳輸，建議采用差分信號(hào)。LVDS 信號(hào)可以滿足驅(qū)動(dòng)能力要求，不過您的時(shí)鐘不是太快，沒有必要。

8、27M，SDRAM 時(shí)鐘線（80M-90M），這些時(shí)鐘線二三次諧波剛好在 VHF 波段，從接收端高頻竄入后干擾很大。除了縮短線長以外，還有那些好辦法？

如果是三次諧波大，二次諧波小，可能因?yàn)樾盘?hào)占空比為 50%，因?yàn)檫@種情況下，信號(hào)沒有偶次諧波。這時(shí)需要修改一下信號(hào)占空比。此外，對(duì)于如果是單向的時(shí)鐘信號(hào)，一般采用源端串聯(lián)匹配。這樣可以抑制二次反射，但不會(huì)影響時(shí)鐘沿速率。源端匹配值，可以采用下圖公式得到。

9、什么是走線的拓?fù)浼軜?gòu)？

Topology，有的也叫 routing order.對(duì)于多端口連接的網(wǎng)絡(luò)的布線次序。

10、怎樣調(diào)整走線的拓?fù)浼軜?gòu)來提高信號(hào)的完整性？

這種網(wǎng)絡(luò)信號(hào)方向比較復(fù)雜，因?yàn)閷?duì)單向，雙向信號(hào)，不同電平種類信號(hào)，拓樸影響都不一樣，很難說哪種拓樸對(duì)信號(hào)質(zhì)量有利。而且作前仿真時(shí)，采用何種拓樸對(duì)工程師要求很高，要求對(duì)電路原理，信號(hào)類型，甚至布線難度等都要了解。

11、怎樣通過安排疊層來減少 EMI 問題？

首先，EMI 要從系統(tǒng)考慮，單憑 PCB 無法解決問題。層迭對(duì) EMI 來講，我認(rèn)為主要是提供信號(hào)最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當(dāng)比電源層外延，對(duì)抑制共模干擾有好處。

12、為何要鋪銅？

一般鋪銅有幾個(gè)方面原因。1，EMC.對(duì)于大面積的地或電源鋪銅，會(huì)起到屏蔽作用，有些特殊地，如 PGND 起到防護(hù)作用。2，PCB 工藝要求。一般為了保證電鍍效果，或者層壓不變形，對(duì)于布線較少的PCB 板層鋪銅。3，信號(hào)完整性要求，給高頻數(shù)字信號(hào)一個(gè)完整的回流路徑，并減少直流網(wǎng)絡(luò)的布線。當(dāng)然還有散熱，特殊器件安裝要求鋪銅等等原因。

13、在一個(gè)系統(tǒng)中，包含了 dsp 和 pld，請(qǐng)問布線時(shí)要注意哪些問題呢？

看你的信號(hào)速率和布線長度的比值。如果信號(hào)在傳輸在線的時(shí)延和信號(hào)變化沿時(shí)間可比的話，就要考慮信號(hào)完整性問題。另外對(duì)于多個(gè) DSP，時(shí) 鐘 ，數(shù)據(jù) 信號(hào)走線拓普也會(huì)影響信號(hào)質(zhì)量和時(shí)序，需要關(guān)注。

14、除 protel 工具布線外，還有其他好的工具嗎？

至于工具，除了 PROTEL，還有很多布線工具，如 MENTOR 的 WG2000，EN2000 系列和 powerpcb，Cadence 的 allegro，zuken 的 cadstar，cr5000 等，各有所長。

15、什么是“信號(hào)回流路徑”？

信號(hào)回流路徑，即 return current。高速數(shù)字信號(hào)在傳輸時(shí)，信號(hào)的流向是從驅(qū)動(dòng)器沿 PCB 傳輸線到負(fù)載，再由負(fù)載沿著地或電源通過最短路徑返回驅(qū)動(dòng)器端。這個(gè)在地或電源上的返回信號(hào)就稱信號(hào)回流路徑。Dr.Johson 在他的書中解釋，高頻信號(hào)傳輸，實(shí)際上是對(duì)傳輸線與直流層之間包夾的介質(zhì)電容充電的過程。SI 分析的就是這個(gè)圍場的電磁特性，以及他們之間的耦合。

16、如何對(duì)接插件進(jìn)行 SI 分析？

在 IBIS3.2 規(guī)范中，有關(guān)于接插件模型的描述。一般使用 EBD 模型。如果是特殊板，如背板，需要SPICE 模型。也可以使用多板仿真軟件（HYPERLYNX 或 IS_multiboard），建立多板系統(tǒng)時(shí)，輸入接插件的分布參數(shù)，一般從接插件手冊(cè)中得到。當(dāng)然這種方式會(huì)不夠精確，但只要在可接受范圍內(nèi)即可。

17、請(qǐng)問端接的方式有哪些？

端接（terminal），也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC 匹配，肖特基二極管匹配。

18、采用端接（匹配）的方式是由什么因素決定的？

匹配采用方式一般由 BUFFER 特性，拓普情況，電平種類和判決方式來決定，也要考慮信號(hào)占空比，系統(tǒng)功耗等。

19、采用端接（匹配）的方式有什么規(guī)則？

數(shù)字電路最關(guān)鍵的是時(shí)序問題，加匹配的目的是改善信號(hào)質(zhì)量，在判決時(shí)刻得到可以確定的信號(hào)。對(duì)于電平有效信號(hào)，在保證建立、保持時(shí)間的前提下，信號(hào)質(zhì)量穩(wěn)定;對(duì)延有效信號(hào)，在保證信號(hào)延單調(diào)性前提下，信號(hào)變化延速度滿足要求。Mentor ICX 產(chǎn)品教材中有關(guān)于匹配的一些資料。另外《High Speed Digital design a hand book of blackmagic》有一章專門對(duì) terminal 的講述，從電磁波原理上講述匹配對(duì)信號(hào)完整性的作用，可供參考。

20、能否利用器件的 IBIS 模型對(duì)器件的邏輯功能進(jìn)行仿真？如果不能，那么如何進(jìn)行電路的板級(jí)和系統(tǒng)級(jí)仿真？

IBIS 模型是行為級(jí)模型，不能用于功能仿真。功能仿真，需要用 SPICE 模型，或者其他結(jié)構(gòu)級(jí)模型。

責(zé)任編輯：Ct