一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思Versal自適應(yīng)計(jì)算加速平臺(tái)助于高效實(shí)現(xiàn)設(shè)計(jì)目標(biāo)

Xilinx賽靈思官微 ? 來(lái)源:Xilinx賽靈思官微 ? 作者:Xilinx賽靈思官微 ? 2021-05-27 11:08 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

隨著AI、大數(shù)據(jù)、云計(jì)算等技術(shù)在各行各業(yè)廣泛應(yīng)用,相應(yīng)的設(shè)計(jì)結(jié)構(gòu)和設(shè)計(jì)內(nèi)容也變得日益復(fù)雜。目前的應(yīng)用開(kāi)發(fā)速度已無(wú)法滿足企業(yè)的需求,如何簡(jiǎn)化設(shè)計(jì)進(jìn)程,提高應(yīng)用開(kāi)發(fā)效率成為當(dāng)下亟需解決的問(wèn)題?賽靈思 Versal 自適應(yīng)計(jì)算加速平臺(tái)的設(shè)計(jì)方法論是幫助精簡(jiǎn) Versal 器件設(shè)計(jì)進(jìn)程的一整套最佳實(shí)踐,遵循這些步驟和最佳實(shí)踐進(jìn)行操作,將有助于以最快且最高效的方式實(shí)現(xiàn)期望的設(shè)計(jì)目標(biāo)。

Versal ACAP 屬于異構(gòu)計(jì)算平臺(tái),具有多個(gè)計(jì)算引擎。在 Versal ACAP 上可映射各種應(yīng)用,包括對(duì)無(wú)線系統(tǒng)、機(jī)器學(xué)習(xí)推斷和視頻處理算法進(jìn)行信號(hào)處理。除了多個(gè)計(jì)算引擎外,Versal ACAP 還可使用高速串行 I/O、片上網(wǎng)絡(luò) (NoC)、 DDR4/LPDDR4 存儲(chǔ)器控制器和多重速率以太網(wǎng)介質(zhì)訪問(wèn)控制器 (MRMAC) 來(lái)提供超高系統(tǒng)帶寬。Versal 器件分類為 Versal Prime 系列、Premium 系列和 AI Core 系列。

下圖顯示了每種 Versal 器件系列所支持的不同系統(tǒng)設(shè)計(jì)類型和設(shè)計(jì)流程。

d9acbb8a-be50-11eb-9e57-12bb97331649.jpg

圖:系統(tǒng)設(shè)計(jì)類型

適用所有系統(tǒng)的設(shè)計(jì)流程

系統(tǒng)設(shè)計(jì)方法論要求基于目標(biāo)應(yīng)用明確所有系統(tǒng)要求。其中包括識(shí)別具有正確特性(例如,DDRMC IP 數(shù)量、AI 引擎 等)的相應(yīng) Versal 器件。您還必須考量功耗和發(fā)熱要求。選擇相應(yīng)的器件后,下一步即可著手系統(tǒng)設(shè)計(jì),包括在器件上進(jìn)行目標(biāo)應(yīng)用的軟硬件協(xié)同設(shè)計(jì)、系統(tǒng)驗(yàn)證以及初始化和調(diào)試。

為確保充分利用 Versal ACAP 中可用的多種多樣的計(jì)算元件,并使用最高效的實(shí)現(xiàn)流程,賽靈思建議采用下圖所示的系統(tǒng)設(shè)計(jì)方法論流程,此流程適用于所有系統(tǒng)設(shè)計(jì)類型。

d9de4dee-be50-11eb-9e57-12bb97331649.jpg

圖:系統(tǒng)設(shè)計(jì)方法流程

系統(tǒng)設(shè)計(jì)時(shí)的考慮因素

合理可行的設(shè)計(jì)流程解決方案需要將各種關(guān)鍵變量考慮在內(nèi),在僅限硬件的系統(tǒng)設(shè)計(jì)中,關(guān)鍵注意事項(xiàng)之一設(shè)計(jì)中的數(shù)據(jù)流。通常這些設(shè)計(jì)都具有下列組件:

? 多個(gè)高速 I/O 接口

? 內(nèi)部數(shù)據(jù)緩沖和存儲(chǔ),具有由片上 RAM 和外部 DDR 存儲(chǔ)器組成的存儲(chǔ)器層級(jí)

? 內(nèi)部數(shù)據(jù)處理邏輯

對(duì)于能夠處理外部和內(nèi)部流量帶寬和時(shí)延要求的設(shè)計(jì),為其創(chuàng)建 DDRMC-NoC 配置至關(guān)重要。賽靈思建議先執(zhí)行流量分析以評(píng)估并最終明確流量,然后再繼續(xù)執(zhí)行設(shè)計(jì)的整體集成和實(shí)現(xiàn)階段。除此以外,報(bào)告中還涵蓋了嵌入式系統(tǒng)設(shè)計(jì)值得考量的特殊注意事項(xiàng),根據(jù)隨附的是嵌入式系統(tǒng)還是服務(wù)器系統(tǒng),每個(gè)步驟所面臨的難題也不盡相同。

原文標(biāo)題:用戶指南 | Versal ACAP:精簡(jiǎn)設(shè)計(jì)進(jìn)程的最佳實(shí)踐

文章出處:【微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    169

    瀏覽量

    8053
  • ACAP
    +關(guān)注

    關(guān)注

    1

    文章

    54

    瀏覽量

    8387

原文標(biāo)題:用戶指南 | Versal ACAP:精簡(jiǎn)設(shè)計(jì)進(jìn)程的最佳實(shí)踐

文章出處:【微信號(hào):賽靈思,微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    利用AMD VERSAL自適應(yīng)SoC的設(shè)計(jì)基線策略

    您是否準(zhǔn)備將設(shè)計(jì)遷移到 AMD Versal 自適應(yīng) SoC?設(shè)計(jì)基線是一種行之有效的時(shí)序收斂方法,可在深入研究復(fù)雜的布局布線策略之前,幫您的 RTL 設(shè)計(jì)奠定堅(jiān)實(shí)的基礎(chǔ)。跳過(guò)這些步驟可能會(huì)導(dǎo)致
    的頭像 發(fā)表于 06-04 11:40 ?201次閱讀

    Versal 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    AMD 自適應(yīng)計(jì)算文檔按一組標(biāo)準(zhǔn)設(shè)計(jì)進(jìn)程進(jìn)行組織,以便幫助您查找當(dāng)前開(kāi)發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計(jì)中心頁(yè)面上訪問(wèn) AMD Versal 自適應(yīng) SoC 設(shè)計(jì)進(jìn)程。您還可以使用設(shè)計(jì)流程助手來(lái)更深入了解設(shè)計(jì)流程,并找到特定于預(yù)期設(shè)
    的頭像 發(fā)表于 06-03 14:25 ?184次閱讀
    <b class='flag-5'>Versal</b> 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    適用于Versal的AMD Vivado 加快FPGA開(kāi)發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過(guò)優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開(kāi)發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開(kāi)發(fā)人員的精簡(jiǎn)設(shè)計(jì)流程
    的頭像 發(fā)表于 05-07 15:15 ?527次閱讀
    適用于<b class='flag-5'>Versal</b>的AMD Vivado  加快FPGA開(kāi)發(fā)完成<b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC設(shè)計(jì)

    第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

    第二代 AMD Versal Premium 系列自適應(yīng) SoC 是一款多功能且可配置的平臺(tái),提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應(yīng) SoC 旨在滿足從簡(jiǎn)單到復(fù)雜的各種 CX
    的頭像 發(fā)表于 04-24 14:52 ?426次閱讀
    第二代AMD <b class='flag-5'>Versal</b> Premium系列SoC滿足各種CXL應(yīng)用需求

    面向AI與機(jī)器學(xué)習(xí)應(yīng)用的開(kāi)發(fā)平臺(tái) AMD/Xilinx Versal? AI Edge VEK280

    AMD/Xilinx Versal? AI Edge VEK280評(píng)估套件是一款面向AI與機(jī)器學(xué)習(xí)應(yīng)用的開(kāi)發(fā)平臺(tái),專為邊緣計(jì)算場(chǎng)景優(yōu)化設(shè)計(jì)。以下從核心配置、技術(shù)特性、應(yīng)用場(chǎng)景及開(kāi)發(fā)支持等方面進(jìn)行詳細(xì)
    的頭像 發(fā)表于 04-11 18:33 ?1184次閱讀
    面向AI與機(jī)器學(xué)習(xí)應(yīng)用的開(kāi)發(fā)<b class='flag-5'>平臺(tái)</b> AMD/Xilinx <b class='flag-5'>Versal</b>? AI Edge VEK280

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    在 AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動(dòng)為所有 AMD Versal 自適應(yīng) SoC 器件啟用。請(qǐng)注意,Advanced Flow
    的頭像 發(fā)表于 01-23 09:33 ?641次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC器件Advanced Flow概覽(下)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) SoC 器件的 Advanced Flow 布局布線
    的頭像 發(fā)表于 01-17 10:09 ?616次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC器件Advanced Flow概覽(上)

    AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Versal 自適應(yīng) SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真時(shí),按照 IP 的默認(rèn)設(shè)置,在 IP wizard 中使能了“Internal Responder”,就可以
    的頭像 發(fā)表于 01-10 13:33 ?886次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真

    低溫失效的原因,有沒(méi)有別的方法或者一些見(jiàn)解?

    低溫失效的原因,有沒(méi)有別的方法或者一些見(jiàn)解。就是芯片工作溫度在100°--40°區(qū)間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監(jiān)測(cè)了電流和電壓都正常,頻率也都正常,頻率不是FPGA的頻率是晶振的頻率,焊接的話七
    發(fā)表于 12-30 16:28

    使用 AMD Versal AI 引擎釋放 DSP 計(jì)算的潛力

    的 DSP 應(yīng)用。 AMD Versal AI 引擎使您能夠擴(kuò)展數(shù)字信號(hào)處理 (DSP) 計(jì)算和面向未來(lái)的設(shè)計(jì),以適應(yīng)當(dāng)前和下一代計(jì)算密集型 DSP 應(yīng)用。借助
    的頭像 發(fā)表于 11-29 14:07 ?1190次閱讀

    AMD推出第二代Versal Premium系列

    近日,AMD(超威,納斯達(dá)克股票代碼:AMD )今日宣布推出第二代 AMD Versal Premium 系列,這款自適應(yīng) SoC 平臺(tái)旨在面向各種工作負(fù)載提供最高水平系統(tǒng)加速。第二代
    的頭像 發(fā)表于 11-13 09:27 ?857次閱讀

    AMD Alveo V80計(jì)算加速器網(wǎng)絡(luò)研討會(huì)

    V80 計(jì)算加速卡由 AMD Versal HBM 自適應(yīng) SoC 提供支持,具有 Alveo 產(chǎn)品系列中最高的邏輯密度、內(nèi)存帶寬、網(wǎng)絡(luò)吞吐量和 DSP
    的頭像 發(fā)表于 11-08 09:35 ?588次閱讀

    AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動(dòng)流程介紹

    本文將從硬件設(shè)計(jì)和驅(qū)動(dòng)使用兩個(gè)方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計(jì)和啟動(dòng)流程。
    的頭像 發(fā)表于 09-18 10:07 ?1457次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC CPM5 QDMA的Tandem PCIe啟動(dòng)流程介紹

    第二代AMD Versal Prime系列自適應(yīng)SoC的亮點(diǎn)

    Versal Prime 系列自適應(yīng) SoC 在視頻相關(guān)指標(biāo)中提供了至高 2 倍的性能1,充分釋放創(chuàng)造力,是打造多通道 4K 和 8K 內(nèi)容捕獲、制作和分發(fā)設(shè)備的理想芯片平臺(tái)。
    的頭像 發(fā)表于 09-14 15:32 ?909次閱讀
    第二代AMD <b class='flag-5'>Versal</b> Prime系列<b class='flag-5'>自適應(yīng)</b>SoC的亮點(diǎn)

    ALINX受邀參加AMD自適應(yīng)計(jì)算峰會(huì)

    近日,AMD 自適應(yīng)計(jì)算峰會(huì)(AMD Adaptive Computing Summit, 即 AMD ACS)在深圳舉行,聚焦 AMD 自適應(yīng) SoC 和 FPGA 產(chǎn)品最新動(dòng)態(tài),以及設(shè)計(jì)工具和開(kāi)發(fā)環(huán)境的前沿技巧,是全球硬件開(kāi)發(fā)者和工程師們深入交流與學(xué)習(xí)的優(yōu)質(zhì)
    的頭像 發(fā)表于 08-02 14:36 ?921次閱讀