如何降低芯片封裝納米燒結(jié)銀的燒結(jié)溫度、減少燒結(jié)裂紋、降低燒結(jié)空洞率、提高燒結(jié)體的致密性和熱導率成為目前納米銀研究的重要內(nèi)容。

芯片封裝納米燒結(jié)銀的燒結(jié)工藝流程就顯得尤為重要了。善仁新材研究院根據(jù)客戶的使用情況，總結(jié)出芯片封裝納米燒結(jié)銀的工藝流程供大家參考：

善仁新材的芯片封裝納米燒結(jié)銀包括AS9330系列和AS9375兩個系列，其中AS9330為半燒結(jié)銀膏，AS9375為全燒結(jié)銀膏。

芯片燒結(jié)銀的工藝流程如下：

1 清潔芯片和被粘結(jié)的界面

2 假設界面表面能太低，建議提高界面表面能

3 粘結(jié)尺寸過大時，建議一個界面開導氣槽

4 一個界面涂布燒結(jié)銀時，涂布的要均勻

5 芯片放到涂有燒結(jié)銀的界面上時，建議加一點壓力到上界面壓一下

6 燒結(jié)時需逐步階梯升溫到一定的溫度，比如3分鐘升高5度等

7 燒結(jié)結(jié)束時，建議在烘箱中逐步降溫到室溫再把器件拿出

8 燒結(jié)銀燒結(jié)時，要主要燒結(jié)溫度，燒結(jié)時間，燒結(jié)壓力”鐵三角“的調(diào)整問題。