本文轉(zhuǎn)自公眾號,歡迎關注

《基于“礦板”低成本學習Zynq系列》之二-什么樣的礦板,一探究竟 (qq.com)

一.前言

前面一篇淘板記中我們淘到了基于Zynq-7010的礦板,初步確認沒問題。這塊板子作為學習用到底怎么樣,有什么資源,這一篇我們一探究竟。

二.原理圖和PCB

網(wǎng)上下載的pcb文件和原理圖,原理圖應該是逆向的,和實物對照基本都能對上,主要的模塊都是對的比較詳細了,但是也有一些小的地方可能原理圖沒有,不影響使用。

其他地方還下載了kicad格式的pcb，ebit4205ad-pcbdoc.kicad_pcb

右鍵使用kicad打開該文件，PCB是4層設計。

三.資源介紹

3.1CPU

CPU是zynq7000系列的zc7z010完整絲印是 CLG400ABX1725 D5432369A 1C

-1的速度等級。

文檔Zynq-7000 SoC Data Sheet: Overview (DS190)可以看到該SOC的基本信息。

PS端:雙核ARM Cortex-A9,-1的速度等級主頻最高可達667MHz

PL端:Artix-7 FPGA,28K邏輯單元

引腳 CLG400的封裝

3.2DDR

em6gd16ewkg-12h

DDR3 SDRAM 2Gbit 128M x 16 1.5V 96-Pin FBGA

這里沒有找到GD的手冊找到的是GC的手冊。

GD的容量是2Gbit,GC是1Gbit其他應該都是一樣的。

12H可跑800M

電源來自VCC-DDR

3.3NAND

型號W29N01HVSINA

66513L4002

716P

1G-BIT 3.3V

8位并口

3.4以太網(wǎng)

PHY用的IP101GA

RJ45帶LED

100M MII接口

25M晶體提供時鐘,還接到了XOUT.0即Zynq的U18給PL提供時鐘，此時需要焊接R1485(默認沒有焊接)

同樣的RXCLK和TXCLK也接到了Zynq的U14和U15可以給PL提供時鐘

3.5復位

用的SGM706-SYS8

RESET.1復位以太網(wǎng)PHY芯片

RESET.0接PS的PS_POR_B復位Zynq

電源監(jiān)控閾值電壓2.93V

3.6按鍵

側(cè)面兩個輕觸開關，默認只焊接了一個

默認10K下拉

3.7JTAG和接插件

官方的JTAG，有突出口的朝向電感那一邊，如下圖

DATA1和DATA2，DATA3都提供了12V輸入引腳,參考絲印即可(見后面電源部分介紹)，三組端口是PL端的引出信號。

3.8U72

未焊接的U72,不確定功能，看起來是VCC轉(zhuǎn)VCC-DDR和VCC1(DDR上拉信號)的電源芯片

3.9晶振

3.9.1RTC

Y2 X3未焊接

Y2是32.768KHz晶體

X3是RTC芯片

3.9.2 X5 PL時鐘

未焊接

可以PS端 以太網(wǎng)PHY提供時鐘，所以可以不要。

需至少焊接R1372（＜50Ω）、有源晶振（3325封裝，≤50MHz）、L29電感（可直連）。

3.9.2 X8 PS時鐘

PS的33.33MHz時鐘

3.10 LED調(diào)試串口電源監(jiān)控

LED6有兩個狀態(tài)LED

J7為調(diào)試串口 接RXD TXD GND即可，VCC為3.3V最好不接，避免3.3V同時供電。

U30絲印ACGI，看起來是12V IN電壓的監(jiān)控,沒查到手冊

3.11 TF卡

3.12 風扇控制

光耦用的PC817

電源VCC8來自于專用電源接口J4

帶SPEED輸入和PWM輸出

3.13電源

DATA1~3接插件輸入，背面有三個二極管

U28 U28分別是1.8V和1.9V的VCCA VCCP電源

U27 U22為VCC-DDR 1.5V和VCC 3.3V電源

U23 為XADC VP1電源，沒有焊接

專用電源輸入J4

可以通過6P接口供電，背面需要焊接D24

電源指示燈

在網(wǎng)絡變壓器旁邊

3.14 DONE指示LED

LED1

四.總結(jié)

以上可以看出板子配置和1000多的開發(fā)板配置差不多比那種最小系統(tǒng)板作為學習來說更合適。以太網(wǎng)，tf卡，DDR，NAND這些基本的接口都有，另外PL端也引出了三組IO方便擴展，后面根據(jù)需要可以自己再設計擴展板，擴展攝像頭，HDMI等其他外設接口。

審核編輯黃宇